【技术实现步骤摘要】
专利技术的背景1.专利技术的领域本专利技术一般涉及到半导体器件及其制造。更确切地说，本专利技术涉及到半导体二极管及其制造方法。2.背景信息各种半导体器件在现有技术中是众所周知的。由于本专利技术涉及到半导体二极管及其制造方法，故本节的重点是半导体二极管。半导体二极管被广泛地用于各种目的的电子电路中。这种半导体二极管的主要目的是响应于正向偏压而提供沿正向的电流传导，并响应于反向偏压而阻挡沿反向的电流传导。这一整流功能被广泛地用于诸如各种电源之类的电路以及许多其它的电子电路中。在典型的半导体二极管中，直至正向偏压达到特定类型半导体器件的某个特征数值之前，沿正向的导电一直被局限于泄漏电流数值。举例来说，直至正向偏压至少约为0.7V，硅pn结二极管都不明显地导电。许多硅的肖特基二极管由于肖特基势垒的特性而能够在例如0.4V的低电压下开始导电。锗的pn结二极管在室温下具有大约0.3V的正向导电电压降。但不仅由于它与硅集成电路制造不兼容，而且还由于它即使作为分立器件也对温度很敏感以及其它的不希望有的特性，故锗的pn结二极管目前仅仅偶尔被使用。在某些应用中，二极管不是由于其整流特性...
【技术保护点】
一种制作二极管的方法，它包含：ａ）提供第一导电类型的半导体本体，此半导体本体在其第一表面上具有第二导电类型层；ｂ）在第二导电类型层上形成多个柱状氧化物底座；ｃ）进行方向性腐蚀，以便在各个底座之间的第二导电类型层中形成 沟槽；ｄ）在各个底座之间的第二导电类型层中形成第一导电类型区，并在各个底座下方稍许延伸；ｅ）进行方向性腐蚀，以便形成延伸通过各个底座之间的第二导电类型层的较深的沟槽以及清除各个底座之间的第二导电类型层中的第一导电类型区而不清 除稍许延伸在各个底座下方的第二导电类型层部分；ｆ）淀积栅氧化...
【技术特征摘要】
US 2001-5-23 09/864,4361.一种制作二极管的方法，它包含a)提供第一导电类型的半导体本体，此半导体本体在其第一表面上具有第二导电类型层；b)在第二导电类型层上形成多个柱状氧化物底座；c)进行方向性腐蚀，以便在各个底座之间的第二导电类型层中形成沟槽；d)在各个底座之间的第二导电类型层中形成第一导电类型区，并在各个底座下方稍许延伸；e)进行方向性腐蚀，以便形成延伸通过各个底座之间的第二导电类型层的较深的沟槽以及清除各个底座之间的第二导电类型层中的第一导电类型区而不清除稍许延伸在各个底座下方的第二导电类型层部分；f)淀积栅氧化物；g)淀积重掺杂的多晶半导体层；h)对多晶半导体层进行方向性腐蚀，以便从各个底座之间的栅氧化物上清除多晶半导体；i)进行注入，以便将各个底座之间的区域从第一导电类型转变到第二导电类型；j)进行方向性腐蚀，以便将各个底座侧壁上的栅氧化物上的多晶半导体层的高度进一步降低到上述d)的剩余层的水平；k)清除暴露的栅氧化物；l)淀积导电层作为对二极管的第一电接触；以及m)提供对半导体本体的电接触作为对二极管的第二电接触。2.权利要求1的方法，其中，半导体本体是半导体衬底，且借助于在衬底的第二表面上提供金属化层，来提供第二电接触。3.权利要求1的方法，其中，半导体本体是第二导电类型的半导体衬底中的阱，且借助于提供对阱的电接触，来提供第二电接触。4.权利要求1的方法，其中，半导体是硅半导体。5.权利要求4的方法，其中，半导体本体是N型导电的硅半导体本体。6.一种制作二极管的方法，它包含a)在第一导电类型的半导体本体的第一表面上形成多个柱状半导体底座，这些底座具有从半导体本体延伸的第一导电类型的下部区、在底座的上部区与下部区之间形成pn结的第二导电类型的上部区、以及在邻近pn结的上部区中并延伸在邻近pn结的上部区周围的第一导电类型区；b)形成栅氧化物和导电栅，此导电栅从下部区延伸到在上部区中并延伸在上部区周围的第一导电类型区；c)提供导电层，此导电层接触到导电栅和在上部区中并延伸在上部区周围的第一导电类型区；以及d)提供对半导体本体的导电接触。7.权利要求6的方法，其中，半导体本体是半导体衬底，且借助于在衬底的第二表面上提供金属化层，来提供对半导体本体的导电接触。8.权利要求6的方法...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。