逻辑电路、定时产生电路、显示装置和便携式终端制造方法及图纸

一般，如果缓冲器由具有大的元件特性变化的晶体管组成，则输入时钟脉冲的定时很容易偏离复位脉冲的定时，当定时偏差较大时会产生故障，由此相对于元件特性变化的运行余地会变小。根据本发明专利技术的定时发生器电路在绝缘基底上制成，并具有两个ＴＦＦ（１２，１３），用于产生不同频率的与从基底外部输入的主时钟ＭＣＫ同步的点时钟ＤＣＫ和水平时钟ＨＣＫ。脉冲发生器电路（１５）产生分离的复位脉冲ｄｒｓｔ和ｈｒｓｔ，用于在不同的定时处复位两个ＴＦＦ（１２，１３）。由此，既使元件特性变化很大，且电路由具有大致处理规则的ＴＦＴ组成，也能保证较大的运行余地。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种逻辑电路、定时产生电路、显示装置和便携式终端。具体地说，本专利技术涉及一种采用具有大特性变化的晶体管在绝缘基底上形成的逻辑电路，一种采用该逻辑电路的定时产生电路，一种采用所述定时产生电路作为一个外围驱动电路的显示装置，以及一种集成了显示装置作为屏幕显示部分的便携式终端。
技术介绍
图7中示出了作为一种逻辑电路的定时产生电路的常规例子。根据该常规例子的定时产生电路配置为具有电平移位电路101和两个在电平移位电路输出端串联的触发器，在该例中也就是T型的触发器(以下称为“TFF”)102和103。电平移位电路101将从外部输入的低电压幅度的主时钟MCK电平移位(电平转换)为高电压幅度的主时钟lsmck。该主时钟lsmck通过缓冲器104提供给利用主时钟lsmck运行的电路作为基准。TFF 102通过频率划分主时钟lsmck产生点时钟DCK。该点时钟DCK通过缓冲器105提供给利用点时钟DCK运行的电路作为基准。TFF 103通过进一步频率划分点时钟DCK产生水平时钟HCK。该水平时钟HCK提供给利用水平时钟HCK运行的电路作为基准。根据由外部给定的复位脉冲，例如，在1H本文档来自技高网...

【技术保护点】
一种逻辑电路，包括：多个形成在绝缘基底上的触发器，用于产生多个不同频率的与从外部输入基底的时钟信号同步的脉冲信号；以及在与所述多个触发器相同的基底上形成的复位电路，用于分别在不同定时处复位所述多个划分为至少两个系统的触发器。

【技术特征摘要】
JP 2002-5-31 159039/20021.一种逻辑电路，包括多个形成在绝缘基底上的触发器，用于产生多个不同频率的与从外部输入基底的时钟信号同步的脉冲信号；以及在与所述多个触发器相同的基底上形成的复位电路，用于分别在不同定时处复位所述多个划分为至少两个系统的触发器。2.一种定时产生电路，包括多个形成在绝缘基底上的触发器，用于产生多个不同频率的与从外部输入基底的主时钟同步的脉冲信号；以及在与所述多个触发器相同的基底上形成的复位电路，用于分别在不同定时处复位所述多个划分为至少两个系统的触发器。3.一种显示装置，包括显示部分，具有以矩阵排列在透明绝缘基底上的像素；以及定时产生电路，与所述显示部分一起安装在所述透明绝缘基底上，用于产生多个频率不同的、驱动所述显示部分所...

【专利技术属性】
技术研发人员：木田芳利，仲岛义晴，前川敏一，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]