在芯片上植设导电凸块的半导体封装件及其制法制造技术

一种在芯片上植设导电凸块的半导体封装件，其特征在于，该半导体封装件包括：　　　　至少一芯片，具有一作用表面及一相对的非作用表面，并在该作用表面上形成多个焊垫；　　　　多个导电凸块，分别形成于该芯片的焊垫上；　　　　一封装胶体，用以包覆该芯片及导电凸块，并使该导电凸块的端部外露出该封装胶体且与该封装胶体的一表面齐平；　　　　多条第一导电迹线，形成于该封装胶体的表面，并电性连接至该导电凸块的外露端部；　　　　一拒焊剂层，敷设于该第一导电迹线上并开设有多个开孔，使该第一导电迹线的预定部分借该开孔外露；以及　　　　多个焊球，分别形成于该第一导电迹线的外露部分上。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种半导体封装件及其制法，特别是关于一种不需要芯片承载件的半导体封装件，以及制造该半导体封装件的方法。
技术介绍
半导体封装件是一种承载至少一集成电路组件例如半导体芯片、且通常利用封装树脂包覆并保护芯片的结构。半导体封装件的尺寸往往较为轻薄短小，因而开发出一种芯片级封装件(chip scale package，CSP)，其特征在于这种CSP结构仅具有与芯片尺寸相等或略大的尺寸。美国专利第5,892,179、6,103,552、6,287,893、6,350,668及6,433,427号案即是一种传统的CSP结构，是直接在芯片上形成增层(build-uplayers)，无需使用芯片承载件例如基板或导线架等，且利用重布线(RDL，redistribution layer)技术将芯片上的焊垫重新配至需要的位置。如图5所示，这种CSP结构具有多个形成于芯片10的作用表面(activesurface)100上的增层，包括一介电层(dielectric layer)11，敷设于芯片10的作用表面100上并开设有多条贯孔110，使芯片10上的焊垫101借该贯孔110外露；以及多条导电迹线12，形成于该介电层11上并电性连接至芯片10上外露的焊垫101。该导电迹线12上可敷设一拒焊剂层(solder mask layer)13，并借多个贯穿该拒焊剂层13的开孔130，使导电迹线12的预定部分外露与焊球14焊连，该焊球14是作为与外界装置(图未标)电性连接的输入/输出(input/output，I/O)端。因此，利用导电迹线12使与之连接的焊垫101重新配至与焊球14相接的位置，使焊垫101借导电迹线12与焊球14成电性连接关系。换言之，当芯片上的焊垫布设于周边(peripheral)部位或呈不等距(uneven pitch)排列时，能够利用重布线技术使该周边或不等距排列的焊垫，借导电迹线重新配至预定用以接置焊球且呈数组式(array)排列的位置，使后续形成于该预定位置上的呈数组排列的焊球(即所谓″球栅阵列″)借导电迹线与焊垫电性连接。然而上述CSP结构的缺点在于，重布线技术的施用或布设于芯片上的导电迹线，往往受限于芯片的尺寸或其作用表面的面积大小，尤其当芯片的集成度提升且芯片尺寸日趋缩小的情况下，芯片甚至无法提供足够或更多的表面区域，以安置较多或更多数量的焊球，供有效地与外界电性连接之用。有鉴于此，美国专利第6,271,469号案的另一种在芯片上形成增层的封装结构，能够提供较为充足或较多的表面区域以承载较多或更多的输入/输出端或焊球。如图6所示，这种封装结构利用一封装胶体15遮覆住芯片10的非作用表面102及侧面103，使芯片10的作用表面100外露且与封装胶体15的表面150齐平。然后，敷设一第一介电层16于芯片10的作用表面100及封装胶体15的表面150上，并利用激光钻孔(laser drilling)技术开设多个贯穿该第一介电层16的贯孔160，借以露出芯片10上的焊垫101。接着，形成多条导电迹线12(下称″第一导电迹线″)于该第一介电层16，并使第一导电迹线12与外露的焊垫101电性连接。而后，于该第一导电迹线12上敷设一第二介电层17，并开设多个贯穿第二介电层17的贯孔170，以借该贯孔露出第一导电迹线12的预定部分，再于该第二介电层17上形成多条第二导电迹线18，使第二导电迹线18与第一导电迹线12的外露部分电性连接。最后，在第二导电迹线18上敷设拒焊剂层13，使第二导电迹线18的预定部分借拒焊剂层13的开孔130外露而与焊球14焊连。因此，用以包覆芯片10的封装胶体15的表面150，能够提供比芯片10作用表面100大的表面区域，因而能安置较多焊球14以有效与外界电性连接。然而，上述封装结构的缺点在于，当使用激光钻孔技术开设贯穿第一介电层的贯孔，露出芯片上的焊垫时，芯片上的焊垫被第一介电层遮覆，使激光通常难以准确地辨认出焊垫的位置，因而无法使开设的贯孔精确地对应至焊垫的位置；由于芯片上的焊垫无法完全露出，故难以确保导电迹线与焊垫间的电性连接品质，使制成品的优良率及可靠性受损。同时，在芯片及封装胶体上敷设第一介电层并利用激光钻孔技术开设贯孔会增加成本及工序的复杂性，且该第一介电层与芯片及封装胶体具有不同的热膨胀系数(CTE，coefficient of thermalexpansion)，故在高温环境或热循环(thermal cycle)下，第一介电层与芯片及封装胶体会产生不同的热应力(thermal stress)，使其间的界面(interface)发生分层(delamination)，从而降低制成品的品质及可靠性。因此，如何提供一种半导体封装件，能确保导电迹线与焊垫间的电性连接品质并提升制成品的优良率及可靠性，实为一重要课题。
技术实现思路
为克服上述现有技术的缺点，本专利技术的目的在于提供一种在芯片上植设导电凸块的半导体封装件及其制法，该制法是在芯片的焊垫上形成多个导电凸块(conductive bump)以突显出焊垫的位置，从而能确保导电迹线与焊垫间的电性连接品质，改善制成品的优良率及可靠性(reliability)。本专利技术的另一目的在于提供一种在芯片上植设有导电凸块的半导体封装件及其制法，它无需在芯片上敷设介电层及利用激光技术开设贯穿介电层的贯孔，以借该贯孔露出芯片上的焊垫，故能降低成本及简化工序。本专利技术的又一目的在于提供一种在芯片上植设导电凸块的半导体封装件及其制法，它无需在芯片上及用以包覆芯片的封装胶体上敷设介电层，故能够避免介电层与芯片及封装胶体之间因热膨胀系数(CTE，coefficient of thermal expansion)不同而产生分层(delamination)。为达成上述及其它目的，本专利技术的一种在芯片上植设导电凸块的半导体封装件包括至少一芯片，具有一作用表面及一相对的非作用表面，并在该作用表面上形成有多个焊垫，且该非作用表面外露出该封装胶体；多个导电凸块，分别形成于该芯片的焊垫上，且该导电凸块选自焊锡凸块、高铅含量焊锡凸块、金质焊块、及金质栓块所组成的组群；一封装胶体，用以包覆该芯片及导电凸块，并使该导电凸块的端部外露出该封装胶体且与该封装胶体的一表面齐平；多条第一导电迹线，形成于该封装胶体的表面上并电性连接至该导电凸块的外露端部；一拒焊剂层，敷设于该第一导电迹线上并开设有多个开孔，使该第一导电迹线的预定部分借该开孔外露；以及多个焊球，分别形成于该第一导电迹线的外露部分上。上述半导体封装件还包括至少一介电层及多条形成于该介电层上的第二导电迹线，该介电层及第二导电迹线夹设在该第一导电迹线与拒焊剂层之间，使该介电层敷设于该第一导电迹线上并开设有多条贯孔，使该第一导电迹线的预定部分借该贯孔外露，从而与该第二导电迹线电性连接，并使该拒焊剂层敷设于该第二导电迹线上，并借其开孔外露出该第二导电迹线的预定部分，使该多个焊球分别形成于该第二导电迹线的外露部分上。上述半导体封装件的制法包括下列步骤制备一晶圆，由多个芯片构成，各该芯片具有一作用表面及一相对的非作用表面，并于该作用表面上形成有多个焊垫；分别形成多个导电凸块于各该芯片的焊垫上；切割该晶圆以形成多个单离的芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种在芯片上植设导电凸块的半导体封装件，其特征在于，该半导体封装件包括至少一芯片，具有一作用表面及一相对的非作用表面，并在该作用表面上形成多个焊垫；多个导电凸块，分别形成于该芯片的焊垫上；一封装胶体，用以包覆该芯片及导电凸块，并使该导电凸块的端部外露出该封装胶体且与该封装胶体的一表面齐平；多条第一导电迹线，形成于该封装胶体的表面，并电性连接至该导电凸块的外露端部；一拒焊剂层，敷设于该第一导电迹线上并开设有多个开孔，使该第一导电迹线的预定部分借该开孔外露；以及多个焊球，分别形成于该第一导电迹线的外露部分上。2.如权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括至少一介电层及多条形成于该介电层上的第二导电迹线，该介电层及第二导电迹线夹设在该第一导电迹线与拒焊剂层之间，使该介电层敷设于该第一导电迹线上并开设多条贯孔，使该第一导电迹线的预定部分借该贯孔外露，从而与该第二导电迹线电性连接，并使该拒焊剂层敷设于该第二导电迹线上，并借其开孔外露出该第二导电迹线的预定部分，使该多个焊球分别形成于该第二导电迹线的外露部分上。3.如权利要求1或2所述的半导体封装件，其特征在于，该芯片的非作用表面外露出该封装胶体。4.如权利要求1或2所述的半导体封装件，其特征在于，该导电凸块选自焊锡凸块、高铅含量焊锡凸块、金质焊块、及金质栓块所组成的组群。5.一种在芯片上植设导电凸块的半导体封装件的制法，其特征在于，该制法包括下列步骤制备一晶圆，由多个芯片构成，各该芯片具有一作用表面及一相对的非作用表面，并在该作用表面上形成有多个焊垫；分别形成多个导电凸块于各该芯片的焊垫上；切割该晶圆以形成多个单离的芯片，各该芯片具有多个导电凸块；提供一载具，用以承载该多个芯片，并使各该芯片借其导电凸块接置在该载具的一表面上；形成一封装胶体于该载具的表面上，用以包覆该多个芯片与导电凸块；移除该载具，使该导电凸块的端部外露出该封装胶体且与该封装胶体的一表面齐平；形成多条导电迹线于该封装胶体的表面上，并使该导电迹线电性连接至该导...

【专利技术属性】
技术研发人员：黄建屏，萧承旭，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：