一种用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，包含： 并行探测一包括多个电路的电路群； 其次，将一自动化测试系统之一资料选通脉冲初始化至一相对于系统时脉循环的一选通脉冲设定点； 其次，以并行方式藉使用该选通脉冲设定点来部分测试每一该电路的功能；从该部分测试的步骤，在该选通脉冲设定点，记录一该电路群的电路合格率； 其次，将该资料选通脉冲更新到一个新选通脉冲设定点； 其次，重复该测试、记录、及更新的步骤直到完成该选通脉冲设定点的一特定范围为止；以及 其次，将用于该电路群的该最高晶片合格率的资料选通脉冲设定至选通脉冲的设定点。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术是一种有关于测试积体电路元件的方法，特别是一种用于一并行、多层电路、自动化测试系统，而藉一最佳化资料选通脉冲(data strobe)来。
技术介绍
制造积体电路元件的一个重要步骤就是测试。由于积体电路元件的复杂程度和运算速率与日俱增，使得在测试的步骤上呈现独特的挑战。一般而言，积体电路在制造的过程中会经过好几次的测试。尤其是，个别的积体电路晶片在进行切割和封装前做一次测试，而在封装之后会再测试一次，以确保其功能性。一具有挑战性的电路测试会牵连到极高速的元件。特别是如双倍资料传输率(DDR，double data rate)动态随机存取记忆体(DRAM)等的高速资料传输元件更突显出用于自动测试系统的独特挑战。如以下所述，一「双倍资料传输速率动态随机存取记忆体」(DDR-RAM)是设计来提供双倍于系统时脉的资料处理速率。如图1所示为一常见的积体电路晶圆10。多个积体电路晶片14以阵列方式跨越而呈现在晶圆10上。图中显示出两个晶片群，晶片群A 18及晶片群B22。每一个晶片群18和22各有包含四个晶片的一阵列。常见技术中一特别有用的概念是同时使用多数晶片、自动晶片测试系统来测试像是描述中的晶片群A或晶片群B的一晶片群。在这种类型的系统中，一般而言是同时测试一包含16个到32个晶片的晶片群。然后该整个晶片群就使用一共同的程式，以并行的方式同时做测试。每一个像是晶片群A中的晶片1、2、3和4的资料输出是以独立的方式加以评估每一个电路是否有通过测试。与单晶片测试系统相比，这种类型的测试体是对记忆体元件特别有效，且可重要地降低成本。参阅图2，其显示用来测试多层经封装过的电路26A、26B、26C及26D之一自动测试系统25。在此案例中，一经封装过的元件26A、26B、26C及26D是以一多层电路、自动测试系统25同时做测试。此多数个封装测试系统的作用形式与前述如图1所示的该多数个晶片系统相同。不论是「多层电路」或是「同步测试系统」(simultaneous testing system)均展现了以下所述的用于测试机调时(tester timing)的独特挑战。参阅图3，其显示用于DDR-RAM元件中，测试系统时脉30、测试中元件(DUT，device under test)的资料输出线34、和测试机的资料选通脉冲38的调时关系。此测试系统时脉30是由自动测试系统所产生。在此案例中，系统时脉有250MHz的频率。此系统时脉30是用来驱动「测试中的元件」，而在此案例中是指「双倍资料传输速率动态随机存取记忆体」(DDR DRAM)。为因应此测试型态的输入，此测试中元件(DUT)会产生一输出34。在此案例中，此资料输出的信号34包含了DDR DRAM的资料汇流排线(D0-Dn)。该DDR DRAM是设计来将资料输出到系统时脉的每一半时脉循环，使该输出信号34有一500MHz的有效频率或双倍于该系统时脉。在此说明中，此资料输出信号34显示每半时脉循环会改变各种状态。更且，该资料输出信号34以有限的时间到达最终状态。此资料选通脉冲信号38是由该测试机所产生。该测试机是使用资料选通脉冲信号38，来将输出信号34的抽测加以调时。由该调时图可以看出，该资料选通脉冲38的调时，对准确地获取资料输出值34来说是有决定性的。参阅图4所示，在此描述了该多层电路测试时所遭遇的困难。举例来说，可能将一该多层电路的测试使用于常见技术中图1的晶片群的实施例或常见技术中图2的封装元件群的实施例上。此外，在此常见技术的实施例中，该DUT元件包括元件DDR DRAM元件。再参考图3，此图除了展示该晶片1的资料输出64、晶片2的资料输出68及晶片3的资料输出72外，也展示了资料选通脉冲60。在此案例中，电路群中多层电路间的重要变化会导致每一电路调时性能(timing performance)上的重要变化。然而，在同步、并行测试当中，单一选通脉冲的调时中用于所有的电路。由标记点76、80和84可以看出，资料线64、68和72在选通脉冲60致能(enable)时是位于不同的状态。在常见技术中，资料选通脉冲60的调时为静态。亦即，以相对于系统时脉来说，一单一选通脉冲的调时，是用于经测试过的每一该群。然而，该静态选通脉冲的调时，却导致正确运作的电路晶片无法通过测试，特别是那些位于运作中视窗中最远程的电路。以下有数个常见技术的专利技术是与资料选通脉冲和测试相关。Li在美国专利6,240,042中描述一用于具改善同步化的DDR DRAM以产生资料选通脉冲信号的方法；而Fox等人在美国专利4,412,327中揭露一用于测试一积体电路(IC)的一测试电路。
技术实现思路
本专利技术的主要目的在提供一种用于测试积体电路元件的有效方法。本专利技术的另一目的在提供一种用于多层电路、自动测试系统将一资料选通脉冲最佳化的方法。本专利技术的又一目的是，将用于一多层电路、并行测试的资料选通脉冲最佳化，使电路合格率达到最高。本专利技术的又一目的是藉将电路群加以样品测试，而使资料选通脉冲最佳化。本专利技术的又一目的是提供一个方法，用于测试积体电路元件或已封装的零件。本专利技术的又一目的是提供一使用经过最佳化的资料选通脉冲的多层电路、自动测试系统，以测试一多层电路的方法。本专利技术的又一目的是提供一将资料选通脉冲加以最佳化的方法，用于一每时脉循环一单一选通脉冲及一每时脉循环一双资料选通脉冲。本专利技术的目的，本专利技术揭露一种用于多层电路、自动测试系统的资料选通脉冲最佳化的方法包含首先，并行探测一包括多个电路的电路群；其次，将一自动化测试系统之一资料选通脉冲初始化至一相对于系统时脉循环之一选通脉冲设定点；其次，以并行方式藉使用该选通脉冲设定点来部分测试每一该电路的功能；其次，从该部分测试的步骤，在该选通脉冲设定点，记录一该电路群的电路合格率；其次，将该资料选通脉冲更新到一个新选通脉冲设定点；其次，重复该测试、记录、及更新的步骤直到完成该选通脉冲设定点的一特定范围为止；最后，将用于该电路群的有关于该最高电路合格率的资料选通脉冲设定至选通脉冲设定点。又，本专利技术的目的，本专利技术又揭露一种使用多层电路、自动化测试系统来测试多个电路的方法，包括首先将一自动测试系统初始化到一包含多个电路群的第一电路群，其中每一电路群又包含多个电路，且其中该第一电路群被视为一电流电路群；其次，测试该电流电路群，其中该测试包含并行探测该电流电路群；其次，将该自动测试系统之一资料选通脉冲初始化到一相对于一系统时脉循环的一选通脉冲设定点；其次，以并行的方式藉该选通脉冲设定点来部分测试每一该电路的功能；在该选通脉冲设定点，从该部分测试的步骤记录该电路群中的一电路合格率；其次，将该资料选通脉冲更新到一新的选通脉冲设定点；其次，重复该测试、记录、及更新的步骤直到完成该选通脉冲设定点的一特定范围为止；其次，将用于该电路群的该资料选通脉冲，设定至与最高的该电路合格率相关的该选通脉冲设定点；以及最后藉该最佳化的资料选通脉冲来测试该电流电路群；接着，将该系统以指标指示至目前被视为该电流电路群的下一该电路群；以及最后将测试该电流电路群和以指标指示到下一该电路群的该等步骤重复执行，直至所有该等电路群完成测试为止。至于本专利技术的详细构造、运用原理、作用与功效，请参照下列本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，包含并行探测一包括多个电路的电路群；其次，将一自动化测试系统之一资料选通脉冲初始化至一相对于系统时脉循环的一选通脉冲设定点；其次，以并行方式藉使用该选通脉冲设定点来部分测试每一该电路的功能；从该部分测试的步骤，在该选通脉冲设定点，记录一该电路群的电路合格率；其次，将该资料选通脉冲更新到一个新选通脉冲设定点；其次，重复该测试、记录、及更新的步骤直到完成该选通脉冲设定点的一特定范围为止；以及其次，将用于该电路群的该最高晶片合格率的资料选通脉冲设定至选通脉冲的设定点。2.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于其中该电路群包含在一积体电路晶圆上的一晶片群。3.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于该电路群包含一已封装的积体电路元件群。4.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于其中每一该电路包含一记忆体元件。5.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于其中每一该电路群包含约2个到128个之间的该等电路。6.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于其中该资料选通脉冲包含用于每一该系统时脉循环的一单一选通脉冲。7.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于其中该资料选通脉冲包含用于每一该系统时脉循环的两个选通脉冲。8.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于其中将该资料选通脉冲更新到一新的该选通脉冲设定点的该步骤包含在该特定范围内的一下限与一上限间的递增。9.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于其中更新该资料选通脉冲到一新的该选通脉冲设定点的该步骤包含在一下限与一上限间的特定范围内的「对分搜寻」。10.一种用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，包含并行探测一包括多个电路的电路群；其次，将一自动化测试系统的一资料选通脉冲初始化至一相对于系统时脉循环的一选通脉冲设定点；其次，以并行方式藉使用该选通脉冲设定点来部分测试每一该电路的功能；从该部分测试的步骤，在该选通脉冲设定点，记录一该电路群的电路合格率；其次，借着在该特定范围内的一下限与一上限间的递增将该资料选通脉冲更新到一个新的选通脉冲设定点；其次，重复该测试、记录、及更新的步骤直到完成该选通脉冲设定点的一特定范围为止；以及其次，将用于该电路群的该最高晶片合格率的资料选通脉冲设定至选通脉冲的设定点。11.如权利要求10所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于其中该电路群包含在一积体电路晶圆上的一晶片群。12.如权利要求10所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于其中该电路群包含一已封装的积体电路元件群。13.如权利要求10所述的用于多层电路、自...
【专利技术属性】
技术研发人员：丁达刚，王释兴，陈宏傑，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。