具有测量图案的半导体器件及其测量方法技术

一种具有增强测量可靠性的测量图案的半导体器件以及利用该测量图案测量半导体器件的方法。该半导体器件包括具有其中形成有集成电路的芯片区和围绕芯片区的划线区的半导体衬底。该半导体器件还包含：形成于划线区中的测量图案，其具有表面截面区以包含在其中投射测量光束的光束区；和形成于测量图案中以缩减测量图案的表面截面区的虚设图案。虚设图案的表面截面区占光束区的表面截面区的近似５％至近似１５％。

【技术实现步骤摘要】

本专利技术公开涉及一种具有测量图案的半导体器件及利用该测量图案测量半导体器件的方法。
技术介绍
半导体集成电路的公知制造工艺是通过沉积和蚀刻根据设计规则的多层形态的导电层和绝缘层，形成具有所需功能的半导体集成电路。在制造工艺中监控叠层的各层厚度是重要的，以便能够预测半导体器件的特性或者确定后续离子注入工艺中的离子注入能量或蚀刻靶。一种公知的方法是利用光学和电容测量设备，来测量形成于导电布线图案上的绝缘层的厚度。绝缘层的厚度可以依赖于其上具有绝缘层的布线图案的密度。另外，如果布线图案的宽度窄，由于出现因布线图案的窄表面积造成的测量误差，所以不可能精确地测量。因此，提供了一种技术，通过利用布线图案的电阻和绝缘层的厚度之间的相互关系，来可靠地测量形成于布线图案上的绝缘层的厚度，即使是在具有低密度的布线图案区域中。测量区被设置于围绕芯片区的划线区内，其中在芯片区中形成半导体集成电路，并且在电路制造工艺期间，在划线区中进行电路中各层的光学测量。图1是说明芯片区和测量图案区之间位置关系的示意图。参考图1，其中形成有半导体集成电路的芯片区10被制作在半导体晶片上，例如呈现沿垂直和水平方向的矩阵。芯片区10之间的间隔称作划线区20。沿着划线区20将各芯片区10分离成单元芯片。如果在各芯片区10中完成电路制造工艺，则在随后的封装工艺中封装各单元芯片。参考数字22表示在划线区20内部的测量区中形成的测量图案。按照与形成半导体集成电路的电路图案相同的步骤形成测量图案22。因此，在测量图案22上而不是在芯片区10的电路图案上，进行对于具有电路图案的芯片区10的材料层的光学测量。图2是说明传统测量图案和测量光束区的位置关系的示意图，并相应地提供图1的测量图案22的放大图。参考图2，光束区24被设置于测量图案22之内，光束区24表示由测量设备产生的测量光束的反射区。通过将光投射到目标或被测量的材料层上，测量设备可以测量被测量材料层的厚度。例如，测量设备可以是分光计或椭圆偏振计(ellipsometer)。从测量设备投射到被测材料层上的光束区24的尺寸大约为40μm×40μm。测量图案22的尺寸大约为80至近似100μm×80至近似100μm。图3是示意性地说明图2的传统测量图案的剖面图。参考图3，其中形成半导体集成电路的芯片区10和围绕芯片区10的划线区20的剖面被显示为相邻。集成电路图案26和测量图案22分别形成于第一材料层30中，该第一材料层30是由在制造单晶硅衬底或制造芯片区10中的半导体集成电路的步骤中形成的绝缘或导电材料层中的一种构成。随着半导体集成电路集成度的增加，芯片区10中形成为具有一定间隔的沟槽形的集成电路图案26紧密群集。但是，划线区20内制作成单个沟槽形的测量图案22被形成为大于图2中的光束区24，目的是避免由测量设备的未对准造成的测量误差。集成电路图案26和测量图案22可以同时形成。此后，第二材料层32被沉积于其中形成有集成电路图案26和测量图案22的第一材料层30的整个表面上以及由集成电路和测量图案26和22形成的沟槽中。接着，通过化学机械抛光(chemical mechanical polishing，CMP)工艺除去部分第二材料层32，以露出第一材料层30的表面。因此，第二材料层32保留于沟槽形的集成电路图案26和测量图案22的内部。根据形成于衬底上的图案的密度，在用于半导体集成电路的沉积或蚀刻工艺中出现差异。另外，特别是在CMP工艺中，除去速度根据图案的尺寸而不同。例如，在集成电路图案26中形成的第二材料层32的厚度(H1)不同于在测量图案22中形成的第二材料层32的厚度(H2)。虽然在具有高密度的集成电路图案26中形成的第二材料层32中几乎没有出现凹陷，但是在具有相对大尺寸的测量图案22中形成的第二材料层32中出现相当大的凹陷。即，芯片区10中的第二材料层32的实际厚度H1和划线区20中的第二材料层32的测量厚度H2之间出现差异。从而，测量的可靠性降低。因此，测量图案22中的第二材料层32的厚度被测量，目的是测量芯片区10内的集成电路图案26中的第二材料层32的厚度。为了校正由于凹陷造成的H1和H2之间的差值，通过透射电子显微镜(TEM)或垂直扫描电子显微镜(VSEM)检验形成于集成电路图案26中的第二材料层32的实际厚度。接着，利用该实际厚度，对形成于测量图案22中的第二材料层32估计补偿值。然而，根据不同批或甚至相同批的晶片，在测量图案22中形成的第二材料层32可具有不同的厚度，其中在测量图案22中形成的第二材料层32比在集成电路图案26中形成的第二材料层32宽。因此，通过依靠由TEM或VSEM得到的显示有限数量点的照片，难以得到用于整批的适当补偿值。而且，使用TEM或VSEM造成晶片、人力和材料资源的损耗。另外，需要相当多的时间来获得TEM或VSEM照片。因此，在随后的工艺中花费大量时间用于获得和应用适当的补偿值。
技术实现思路
根据本专利技术实施例的半导体器件包括半导体衬底，包含在其中形成集成电路的芯片区和围绕芯片区的划线区；形成于划线区中且具有包含光束区的表面截面区的测量图案，其中在光束区中投射测量光束；以及形成于测量图案中的虚设图案，用于缩减测量图案的表面截面区。虚设图案可由从测量图案未完全除去半导体衬底之后剩余的半导体衬底部分形成。测量图案还可以包括材料层，该材料层是输出测量光束的测量设备的测量目标，并且芯片区可包括由与测量图案的材料层相同的制造工艺形成的材料层。半导体衬底可包含单晶硅以及材料层可包括氧化硅。另外，测量图案的表面截面区可比光束区的表面截面区至少大四倍，并且虚设图案的表面截面区占光束区的表面截面区的大约5％～大约15％。而且，虚设图案可以在测量图案中的预定方向上布置为各种形状，例如带状、岛状和网状。根据本专利技术的另一个实施例的半导体器件包括包含在其中形成集成电路的芯片区和围绕芯片区的划线区的半导体衬底，形成于半导体衬底上的第一材料层，形成于划线区中的第一材料层中且具有包含其中测量光束被投射的光束区的表面截面区的测量图案，以及用于缩减测量图案的表面截面区的虚设图案。虚设图案可由从测量图案未完全除去半导体衬底之后剩余的半导体衬底部分形成。测量图案还可包括第二材料层，该第二材料层是测量设备输出测量光束的测量目标，并且芯片区可包括在测量图案的第二材料层的相同制造工艺中形成的第二材料层。第一和第二材料层可有不同光学特性，第一材料层可为导电材料层，第二材料层可为绝缘材料层，并且第一和第二材料层可为不同的绝缘材料层。一种根据本专利技术的实施例测量半导体器件的方法，包括在半导体衬底上形成其中形成有集成电路的芯片区和围绕芯片区的划线区；通过蚀刻半导体衬底的部分表面，在芯片区中形成集成电路图案；在划线区中形成测量图案，其中测量图案具有包含在其中投射测量光束的光束区的表面截面区；在测量图案中形成用于缩减测量图案的表面截面区的虚设图案；在包含集成电路图案、测量图案和虚设图案的半导体衬底上形成材料层；将材料层蚀刻预定的厚度；并且测量形成于测量图案中的材料层。在将材料层蚀刻为预定厚度之前，可进行测量形成于测量图案中的材料层。该方法可进一步包括蚀刻材料层以露出虚设图案的表面。测量材料层意思是指测量本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，包括其中形成有集成电路的芯片区和围绕所述芯片区的划线区；测量图案，形成于所述划线区中且具有包括投射测量光束于其中的光束区的表面截面区；以及虚设图案，形成于所述测量图案中，用于缩减所述 测量图案的所述表面截面区。

【技术特征摘要】
KR 2003-6-3 35603/031.一种半导体器件，包括半导体衬底，包括其中形成有集成电路的芯片区和围绕所述芯片区的划线区；测量图案，形成于所述划线区中且具有包括投射测量光束于其中的光束区的表面截面区；以及虚设图案，形成于所述测量图案中，用于缩减所述测量图案的所述表面截面区。2.根据权利要求1的半导体器件，其中所述虚设图案由从所述测量图案不完全除去所述半导体衬底之后剩余的该半导体衬底的部分形成。3.根据权利要求1的半导体器件，其中所述测量图案还包括材料层，该材料层是测量设备输出所述测量光束的测量目标，并且所述芯片区包括由与所述测量图案的材料层相同的制造工艺形成的材料层。4.根据权利要求3的半导体器件，其中所述半导体衬底包括单晶硅以及所述材料层包含氧化硅。5.根据权利要求1的半导体器件，其中所述测量图案的表面截面区比所述光束区的表面截面区至少大四倍。6.根据权利要求1的半导体器件，其中一部分所述虚设图案包括于所述光束区中。7.根据权利要求6的半导体器件，其中所述虚设图案的表面截面区占所述光束区的表面截面区的近似5％至近似15％。8.根据权利要求1的半导体器件，其中在所述测量图案中的预定方向上所述虚设图案被布置为带状。9.一种半导体器件，包括包含在其中形成有集成电路的芯片区和围绕所述芯片区的划线区的半导体衬底；形成于所述半导体衬底上的第一材料层；测量图案，形成于所述划线区中的所述第一材料层中，且具有包括在其中投射测量光束的光束区的表面截面区；以及用于缩减所述测量图案的所述表面截面区的虚设图案。10.根据权利要求9的半导体器件，其中所述虚设图案由从所述测量图案不完全除去所述第一材料层之后剩余的该第一材料层的部分形成。11.根据权利要求9的半导体器件，其中所述测量图案还包括第二材料层，该第二材料层是输出所述测量光束的测量设备的测量目标，并且所述芯片区包括在所述测量图案的第二材料层的相同制造工艺中形成的所述第二材料层。12.根据权利要求11的半导体器件，其中所述第一材料层和所述第二材料层具有不同的光学特性。13.根据权利要求11的半导体器件，其中所述第一材料层为导电材料层和所述第二材料层为绝缘材料层。14.根据权利要求11的半导体器件，其中所述第一材料层和所述第二材料层为不同的绝缘材料层。15.根据权利要求9的半导体器件，其中所述测量图案的表面截面区比所述光束区的表面截面区至少大四倍。16.根据权利要求9的半导体器件，其中一部分所述虚设图案包括于所述光束区中。17.根据权利要求16的半导体器件，其中所述虚设图案的表面截面区占所述光束区的表面截面区的近似5％至近似15％。18.根据权利要求9的半导体器件，其中在所述测量图案中的预定方向上所述虚设图案被沉积为带状。19.一种测量半导体器件的方法，包括在半导体衬底上形成集成电路形成于其中的芯片区和围绕所述芯片区的划线区；通过蚀刻所述半导体衬底的部分表面，在所述芯片区中形成集成电路图案；在所述划线区中形成测量图案，其中所述测量图案具有包括在其中投射测量光束的光束区的表面...

【专利技术属性】
技术研发人员：朴翔煜，侑在珉，权喆纯，金镇宇，朴在铉，金龙希，李燉雨，金大根，金周灿，金国珉，柳义烈，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]