低温的掺杂后活化工艺制造技术

本发明专利技术提供一种有关ＭＯＳＦＥＴ（Ｍｅｔａｌ　　Ｏｘｉｄｅ　　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　　Ｆｉｅｌｄ　　Ｅｆｆｅｃｔ　　Ｔｒａｎｓｉｓｔｏｒ）半导体装置的制造方法，该制造方法包括：在基板（１０）之上形成栅极电极（２４），以及于该栅极电极（２４）和该基板（１０）之间形成栅极氧化物（１６）；在该基板（１０）上形成源极／漏极延伸区（３０、３２）；形成第一和第二侧墙间隔区（Ｓｉｄｅ　　Ｗａｌｌ　　Ｓｐａｃｅｒｓ）（３６、３８）；在该基板（１０）之内植入掺杂物（Ｄｏｐａｎｔ）（４４），以在邻近该侧墙间隔区（３６、３８）的该基板（１０）上，形成源极／漏极区（４０、４２）；施行激光热退火以活化该源极／漏极区（４０、４２）；在该源极／漏极区（４０、４２）之上沉积一镍层（４６）；施行退火以形成配置于该源极／漏极区（４０、４２）上的硅化镍层（４６）。该源极／漏极延伸区（３０、３２）和该侧墙间隔区（３６、３８）是邻接栅极电极（２４）。该源极／漏极延伸区（３０、３２）可具有５到３０纳米的深度，而该源极／漏极区（４０、４２）可具有４０到１００纳米的深度。该退火处理的温度是在３５０到５００℃之间。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于半导体装置的制造，尤有关于一种可防止掺杂物(Dopant)去活化(Deactivated)的后激光退火工艺(Post-Laser AnnealProcesses)。
技术介绍
在过去数十年间，半导体工业由于使用半导体技术以制造小型、高整合的电子装置，而经历了一场工业革命，而目前最普遍使用的半导体技术是以硅为基础。至目前已经有许多种类的半导体装置被制造出来，这些半导体装置并在许多规则中具有各种用途。一种以硅为基础的半导体装置是为金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)晶体管。由于MOS晶体管是为大部份现代电子装置的基本建构块的一，因此非常重要的是，当增加MOS晶体管的性能且降低制造成本时，变可使这些电子装置有改善的性能和较低的成本。典型的MOS半导体装置通常包含一半导体基板，而于该半导体基板上配置栅极电极。该栅极电极是作为导体，其可接收输入信号以控制该装置的操作。通常在基板的邻近栅极电极的区域上，藉由对该区域掺杂具有预期的导电性的掺杂物，以形成源极区和漏极区。而该掺杂区的导电性是取决于用以掺杂该区域的不纯物的型式。典型的MOS晶体管具有对称性，因此，源极和漏极可互相交换。一区域不论是作为源极或漏极，通常都取决于个别所被施加的电压和装置被制造的型式。于此，使用集合式名词”源极/漏极区”以一般性地描述活性区域(Active Region)，其中该活性区域是用以形成源极或漏极。MOS装置依据用以形成源极、漏极和信道区的掺杂物型式，通常可归类为两组群的一。该两组群通常称为n信道和p信道装置。根据在横向电场中所产生的信道导电性型式可判别该信道的型式。例如，在n信道MOS(NMOS)装置中，在横向电场下的信道导电性是为结合n型式不纯物(例如砷(Arsenic)或磷(Phosphorous))的导电性。相反地，在横向电场下，p信道MOS(PMOS)的信道是结合p型式不纯物(例如硼(Boron))。一种通常称为MOS场效应晶体管(MOSFET)的装置，包含形成于半导体基板上的栅极区或电极下方，且介于漏极区和源极区间的信道区。通常将该信道轻微地掺杂一掺杂物，其中该掺杂物和源极/漏极区具有相反的导电性型式。通常以绝缘层使栅极电极和基板分离，该绝缘层通常为例如二氧化硅的氧化物层。该绝缘层是用以防止电流在栅极电极和源极、漏极或信道区间流动。在操作时，通常于源极和漏极端点间产生一电压。当施加一输入电压于栅极电极时，在信道区会建立一横向电场。藉由变化该横向电场，而得以调整信道区在源极和漏极区间的传导性。以此方式，利用电场以控制电流流过信道区。半导体业界正持续地努力改善MOSFET装置的性能当中。制造次微米(Sub-micron)线宽(Feature)装置的能力可因为，例如，减少劣化性能的电阻和寄生电容，而使性能明显地提升。经由在数个半导体制造程序上的进步，而可达成次微米线宽。例如，在光刻技术(Photolithography)中更为精密的曝光镜头的发展，以及更灵敏的光阻材料的使用，使得在光阻层中可常规性地达成次微米线宽。此外，更先进的干蚀刻(Dry Etching)工具和工艺的发展使得光阻层上的次微米影像可成功地被转换为MOSFET结构所使用的基本材料(UnderlyingMaterial)。当MOSFET的尺寸收缩时，有效栅极长度的减少需要有相称的源极/漏极区的垂直连接深度(Vertical Junction Depth)的缩减。源极/漏极区的连接深度的降低是为了降低短信道效应(Short Channel Effect)。当MOSFET的源极区和漏极区间的距离(亦即，实体信道长度)减少时，为了增加电路速度和复杂度，必须也降低源极/漏极区的连接深度以防止不需要的源极/漏极与基板的连接电容。然而，这些较小连接深度的获取却考验目前工艺技术的能力，例如，使用快速热退火(Thermal Annealing)的活化退火的离子植入法(Ion Implantation)的能力。快速热退火技术通常包含在植入后，于高密度热灯源下对硅晶圆加热。植入或掺杂程序会在硅基板上产生非晶体结构(Amorphitizes)，而使用活化退火可使非晶体化的硅区再结晶。由于快速热退火的限制，使激光热退火被业界所应用，尤其用于极浅的连接深度上。可在掺杂物的离子植入后执行激光热退火，其中该激光热退火包含以激光对掺杂区域进行加热。激光射线对曝光硅区快速地加热，使该硅区开始熔化。熔化的硅中的掺杂物扩散性约为8阶等级高于固态硅中的扩散性。因此，在熔化的硅中的掺杂物可几近均匀地分布，而该扩散则几近正好停止于液态/固态的交界。在加热硅后为快速冷却的步骤以固化硅，而此工艺容许非平衡(Non-equilibrium)的掺杂物活化程序，其中在该非平衡的掺杂物活化程序中，硅内的掺杂物浓度高于硅的固态溶解度极限。有利的是，该工艺容许极浅的源极/漏极区，其中该极浅的源极/漏极区所具有的电阻值约为由传统快速热退火工艺所获得的电阻的十分的一。然而，该工艺中所存在的一问题为随后的高温工艺可能导致源极/漏极区中的掺杂物被去活化。当自晶格(Lattice)点中移除掺杂物时，该掺杂物即被去活化，而掺杂物的去活化通常发生于高于700℃的温度，而此温度会在例如快速热退火的工艺中发生。因此，需要一种改善的掺杂后活化工艺以防止掺杂物去活化。
技术实现思路
本专利技术的具体实施例提供一种可减少掺杂物的去活化的半导体装置的制造方法，以满足上述及其它需求。该方法包括在基板上形成栅极电极，以及在栅极电极和基板间形成栅极氧化物；在基板上形成源极/漏极延伸区(Extensions)；形成第一和第二侧墙(Sidewall)间隔区(Spacer)；在基板内植入掺杂物以在基板上邻接侧墙间隔区处形成源极/漏极区；实行激光热退火以活化源极/漏极区。随后在源极/漏极区上沉积一层镍，并以低温退火以减少掺杂物去活化。在本专利技术的另一态样中，源极/漏极延伸区可具有约5至30纳米的深度，而源极/漏极区可具有约40至100纳米的深度。此外，形成硅化镍时的温度是为约350至500℃。由下述的详细说明中，本领域技术人员可轻易地知道本专利技术的其它优点。其中，在本说明书中，仅以例举实行本专利技术的预期较佳型式的方式，仅显示及描述本专利技术的较佳实施例。应了解本专利技术可有其它及不同的实施例，而其数个细节在各个明显面上可具有不同的变型，且仍不脱离本专利技术的范围。因此，本说明书中的图标和描述是用以例释本专利技术，而非用以限制本专利技术。附图说明所附图标中具有参考标号，其中，有相同标号指定的组件代表全文中类似的组件。第1A至1I图是为图标依据本专利技术的实施例的结合使用低温硅化工艺和激光热退火活化工艺的MOS制造方法的各连续阶段的显示图。具体实施例方式本专利技术针对并解决由于高温的掺杂后活化工艺(例如快速热退火)所造成的掺杂物去活化问题。部份是藉由使用激光热退火以活化源极/漏极区来达成此目的，其中该激光热退火之后是低温硅化形成工艺。尤指，藉由在源极/漏极区上铺设一镍层并随后施以低温加热炉退火(Furnace Anneal)，以在活化的源极/漏极区上形成硅化镍。该温度高到足够可产生硅化镍，但也低到足够可极小化在源极/漏极区内的掺杂物去本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其步骤包括：在基板１０之上形成栅极电极２４，以及于该栅极电极２４和该基板１０之间形成栅极氧化物１６；在该基板１０之内植入掺杂物４４以在接近该栅极电极２４的该基板１０上形成源极／漏极区４０、４２； 施行激光热退火以活化该源极／漏极区４０、４２；以及形成配置于该源极／漏极区４０、４２上的硅化镍层４８。

【技术特征摘要】
US 2001-10-25 09/983,6251.一种半导体装置的制造方法，其步骤包括在基板10之上形成栅极电极24，以及于该栅极电极24和该基板10之间形成栅极氧化物16；在该基板10之内植入掺杂物44以在接近该栅极电极24的该基板10上形成源极/漏极区40、42；施行激光热退火以活化该源极/漏极区40、42；以及形成配置于该源极/漏极区40、42上的硅化镍层48。2.如权利要求1所述的半导体装置的制造方法，其中，该形成硅化镍的步骤包含一步骤，其在低于该源极/漏极区40、42中的掺杂物发生去活化的温度的温度下施行退火。3.如权利要求2所述的半导体装置的制造方法，其中，该形成硅化镍的步骤的温度是约350到500℃。4.如权利要求1所述的半导体装置的制造方法，其中，该形成硅化镍的步骤包含一步骤，其在该源极/漏极区40、42之上沉积约8到20纳米的镍46。5.如权利要求1所述的半导体装置的制造方法，其步骤复包括在邻近该栅极电极24的该基板10上形成源极/漏极延伸区30、32；以及形成邻近该栅极电极24的侧墙间隔区36、38。6.如权利要求5所述的半导体装置的制造方...

【专利技术属性】
技术研发人员：B于，RB奥格莱，EN佩顿，CE塔贝里，奇相，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]