图象传感器的制造方法及图象传感器技术

一种图象传感器的制造方法，将具有包含第１导电型的第１区及和所述第１导电型不同的第２导电型的第２区的第１光电二极管、包含所述第２区及和所述第１导电型的第３区的第２光电二极管的传感器部在半导体基板上排列多个而成。该方法包括：在半导体基板上形成的所述第１区上，通过外延生长形成所述第２导电型的所述第２区的工序；在所述第２区上，通过外延生长形成所述第１导电型的所述第３区的工序。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种具有包含光电二极管的多个传感器部的图象传感器及其制造方法。
技术介绍
在图象传感器中，排列有包含光电二极管的多个传感器部，可以测量有关该传感器部排列方向的光量分布。这种光电二极管，在现有技术中，例如通过往形成N型的第1区的半导体基板的表层部，掺入P型杂质后使其扩散，形成P型的第2区的方法制造。这样，可以得到包含N型的第1区和在其上形成的P型的第2区的第1光电二极管(例如，参阅特开2000-312024号公报)。另外，有时在第2区上形成N型的第3区。这样，在第1光电二极管的基础上，还可以得到包含第2区和第3区的第2光电二极管。这时，通过给第1及第2光电二极管外加反向偏置电压，可以很容易地使第2区成为耗尽区。第2区成为完全的耗尽区时，对一定的光量而言的光电二极管的光电动势(光电流)成为最大的同时，光电二极管的电容还成为最小。这种第3区，通过向包含第2区的区域扩散N型杂质后形成。可是，如果第2区及第3区没有以所定的杂质浓度状态(所定厚度及所定的杂质浓度)形成，就不能使第2区成为完全的耗尽区，难以通过扩散准确控制杂质浓度状态。
技术实现思路
本专利技术的目的，就是要提供容易控制半导体部的杂质浓度状态的图象传感器的制造方法。本专利技术的目的，就是要提供采用容易控制半导体部的杂质浓度状态的制造方法而制造的图象传感器。本专利技术涉及将具有包含第1导电型的第1区及和所述第1导电型不同的第2导电型的第2区的第1光电二极管、包含所述第2区及和所述第1导电型的第3区的第2光电二极管的传感器部在半导体基板上排列多个而成的图象传感器的制造方法。该方法包括在半导体基板上形成的所述第1区上，通过外延生长形成所述第2导电型的所述第2区的工序；在所述第2区上，通过外延生长形成所述第1导电型的所述第3区的工序。采用本专利技术后，通过外延生长形成第2区及第3区。由于采用外延生长，可以容易控制杂质浓度，形成半导体层，所以能够使第2区及第3区的杂质浓度准确地成为所定的浓度。另外，通过外延生长，能够使第2区及第3区的厚度准确地成为所定的厚度。即采用本图象传感器的制造方法后，能够很容易地控制第2及第2区的杂质浓度状态。将第2及第2区的杂质浓度状态做得适当后，给第1及第2光电二极管(由第1区和第2区形成的PN结及由第2区和第3区形成的PN结)外加所定的反向偏置电压时，能够使第2区成为完全的耗尽区。这时，对于一定的光量而言，在第1及第2光电二极管的光电动势(光电流)成为最大的同时，该光电二极管的电容还成为最小。就是说，能使传感器部的灵敏度大大提高。第1区也可以是半导体基板本身。另外，第1区也可以是在向所定的区域掺入第1导电型杂质的半导体基板上形成外延层后，将该杂质热扩散到半导体基板及外延层后形成的埋层。形成所述第2区的工序，还可以包括在包含相当于所述第1区上的所述第2区的区域在内的区域，形成所述第2导电型的第1外延层的工序，这时，形成所述第3区的工序，还可以包括在包含相当于所述第1外延层上的所述第3区的区域在内的区域，形成所述第1导电型的第2外延层的工序。这时，所述图象传感器的制造方法，还可以包括向从所述第1外延层到所述第2外延层的所定区域，掺入所述第1导电型杂质，形成杂质浓度高于所述第3区的所述第1导电型的阱层，从而使所述第1外延层被所述阱层分离而成多个所述第2区，以及使所述第2外延层被所述阱层分离而成多个所述第3区的工序。采用该结构后，可以在半导体基板上形成用阱层分离相邻的第2及第3区域的多个传感器部。在这里，由于第2区被导电型不同的第1区及阱层包围，所以在PN结的作用下，传感器部被电性分离。这样，可以减少在相邻的传感器之间的漏泄电流。由于这样一来能独立取出在各传感器部产生的由光电动势产生的光电流，所以能够正确测量各传感器部接收的光量。该图象传感器的制造方法，还可以包括在形成所述阱层的工序后，在选择地使所述阱层的表面及其附近氧化，形成元件分离区的工序。这样一来，就可以获得邻接的第2区的至少表层部被元件分离区分离的图象传感器。在阱层的基础上，再形成这种元件分离层，从而能够进一步减少在相邻的传感器部之间的漏泄的电流。半导体部由硅构成时，形成元件分离区的工序，例如，可以采用LOCOS(localized oxidation of silicon)技术进行。该图象传感器的制造方法，还可以包括在所述半导体基板上形成功能元件的工序。这样，可以制造出在一个半导体基板上形成传感器部和功能元件的图象传感器。在半导体基板上形成的功能元件，例如，也可以是N沟道MOS及P沟道MOS。即所述图象传感器的制造方法，还可以包括在所述半导体基板上形成CMOS(complementary metal oxide semiconductor)结构的工序。所述图象传感器的制造方法，还可以包括向所述第3区的表层部，掺入所述第1导电型的杂质，形成杂质浓度高于所述第3区的其它部分的第4区的工序。采用这种结构后，在第3区的表层部，形成成为第3区的一部分的第4区。由于第4区的杂质浓度高于第3区的其它部分，所以即使给第2光电二极管外加反向偏置电压时，也能使耗尽层不能扩大到第4区的表面附近，因此，即使在第2外延层(第3区)的表面附近被导入缺陷时，也能使该缺陷不产生电流的漏泄。本专利技术的图象传感器，包括在半导体基板上形成的第1导电型的第1区，在该第1区上通过外延生长形成的与所述第1导电型不同的第2导电型的第2区，在该第2区上通过外延生长形成的所述第1导电型的第3区。在该图象传感器中，具有包括所述第1区及所述第2区的第1光电二极和包括所述第2区及所述第3区的第2光电二极的传感器部，在半导体基板上排列多个。所述图象传感器，可以具有多个所述第2及第3区，这时，还可以包括杂质浓度高于所述第3区，配置在邻接的所述传感器部的所述第2及第3区之间的所述第1导电型的阱层。在所述阱层上，还可以形成由氧化物构成的元件分离区。这时，元件分离区的宽度最好大于阱层的宽度。另外，在所述半导体基板上，还可以形成功能元件。功能元件，例如，还可以是N沟道MOS及P沟道MOS。即在所述半导体基板上，还可以形成CMOS结构。所述图象传感器，还可以包括在所述第3区表层部形成、浓度高于所述第3区的其它部分的所述第1导电型的第4区。所述图象传感器，还可以包括旨在给所述第1及第2光电二极管外加反向偏置电压的电源。采用该结构后，利用电源给第1及第2光电二极管(由第1区和第2区构成的PN结以及由第2区和第3区构成的PN结)外加反向偏置电压，可以使第2区基本上完全成为耗尽层。下面，参阅附图，通过讲述如下的实施方式，阐明本专利技术的上述或其它的目的、特征及效果。附图说明图1是表示本专利技术的一种实施方式涉及的图象传感器的结构的图解式的剖面图。图2(a)、图2(b)及图2(c)是为了讲述图1的图象传感器的制造方法而绘制的图解式的剖面图。具体实施例方式图1是表示本专利技术的一种实施方式涉及的图象传感器的结构的图解式的剖面图。该图象传感器1，包括在硅基板S上形成的P型的第1区2，以及在其上形成的传感器部形成区3及功能元件形成区4。第1区2，例如，可以是为了对P型进行控制而掺入杂质的硅基板S自身。在传感器形成区3中，受光后产生光电动势的多个传感器部5(图1中只示本文档来自技高网...

【技术保护点】
一种图象传感器的制造方法，其特征在于：是制造将具有包含第１导电型的第１区及与所述第１导电型不同的第２导电型的第２区的第１光电二极管、和包含所述第２区及所述第１导电型的第３区的第２光电二极管的传感器部在半导体基板上排列多个而成的图象传感器；　　　　包括：在半导体基板上形成的所述第１区上，通过外延生长形成所述第２导电型的所述第２区的工序；和　　　　在所述第２区上，通过外延生长形成所述第１导电型的所述第３区的工序。

【技术特征摘要】
JP 2003-7-16 2003-1979651.一种图象传感器的制造方法，其特征在于是制造将具有包含第1导电型的第1区及与所述第1导电型不同的第2导电型的第2区的第1光电二极管、和包含所述第2区及所述第1导电型的第3区的第2光电二极管的传感器部在半导体基板上排列多个而成的图象传感器；包括在半导体基板上形成的所述第1区上，通过外延生长形成所述第2导电型的所述第2区的工序；和在所述第2区上，通过外延生长形成所述第1导电型的所述第3区的工序。2.如权利要求1所述的图象传感器的制造方法，其中，形成所述第2区的工序，包括在包含相当于所述第1区上的所述第2区的区域在内的区域上，形成所述第2导电型的第1外延层的工序；形成所述第3区的工序，包括在包含相当于所述第1外延层上的所述第3区的区域在内的区域上，形成所述第1导电型的第2外延层的工序；还包括向从所述第1外延层到所述第2外延层的所定区域，掺入所述第1导电型杂质，形成杂质浓度高于所述第3区的所述第1导电型的阱层，从而使所述第1外延层被所述阱层分离而成多个所述第2区，以及使所述第2外延层被所述阱层分离而成多个所述第3区的工序。3.如权利要求2所述的图象传感器的制造方法，其特征在于还包括在形成所述阱层的工序后，有选择地使所述阱层的表面及其附近氧化，形成元件分离区的工序。4.如权利要求1～3任一项所述的图象传感器的制造方法，其特征在于还包括向所述第3区的表层部，掺入所述...

【专利技术属性】
技术研发人员：泽濑研介，松本裕司，泽清隆，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[日本]