半导体集成电路装置制造方法及图纸

本发明专利技术提供一种半导体集成电路装置，其为了实现配线层之间的平坦化，而在同一层配线之间具备由与配线材料相同的材料构成的虚拟图案的同时，可以适当地抑制该虚拟图案和配线之间的相对向电容。作为在同一层配线（配线图案）（３ａ、３ｂ）之间利用与这些配线材料相同的材料形成的虚拟图案（３Ｄ），使其形状为与相邻配线之间的相对向电容（寄生电容）比具有与该配线的平行面的长方体有所减少的形状。具体地说，该虚拟图案（３Ｄ）形成为具备与相邻配线（配线图案）（３ａ、３ｂ）大致呈４５°倾斜的柱面的长方体形状。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有跨越多层在半导体基板上铺设配线的多层配线结构的半导体集成电路装置，更详细地说，涉及为了将这些配线层之间平坦化而在同层的配线之间具有由与配线材料相同的材料构成的虚拟图案的半导体集成电路装置。
技术介绍
众所周知，作为将半导体集成电路装置进一步高集成化的结构，有跨越多层在半导体基板上铺设配线的多层配线结构。在具有这种结构的半导体集成电路装置中，通过在配线层中包含配线密度的稠密部分和稀疏部分，从而在这两者上成膜的绝缘膜本身会形成阶差。因此，这样形成于绝缘膜上的上层配线就会在上述阶差部分上产生断线等问题，无法避免配线形成的可靠性的降低。因此，以往为了解决这种问题，提出在配线间隔较宽的部位上同时形成没有与配线电连接的导体片(虚拟图案)，以缓和上述阶差产生的方法等。图5(a)和(b)分别示意性地表示具有这种结构的半导体集成电路装置的平面结构和剖面结构的一例。而且，图5(a)是表示该半导体集成电路装置的平面结构的一部分的放大俯视图，图5(b)是沿图5(a)的B-B线的剖面图。如图5(b)所示，该半导体集成电路装置基本上是依序层迭半导体基板10、绝缘膜20、第一配线层30、层间本文档来自技高网...

【技术保护点】
一种半导体集成电路装置，其具有跨越多层在半导体基板上铺设配线的多层配线结构，为了实现这些配线层之间的平坦化而在同层的配线之间配置由与配线材料相同的材料构成的虚拟图案，其特征在于，上述虚拟图案形成为相邻配线之间的相对向电容至少比具有与 该配线的平行面的长方体有所减少的形状。

【技术特征摘要】
JP 2003-8-1 2003-2851581.一种半导体集成电路装置，其具有跨越多层在半导体基板上铺设配线的多层配线结构，为了实现这些配线层之间的平坦化而在同层的配线之间配置由与配线材料相同的材料构成的虚拟图案，其特征在于，上述虚拟图案形成为相邻配线之间的相对向电容至少比具有与该配线的平行面的长方体有所减少的形状。2.根据权利要求1所述的半导体集成电路装置，其特征在于，上述虚拟图案形成为具有包括与上述相邻配线相对向的面相对于该配线成为非平行的面的多边棱柱形状。3.根据权利要求1所述的半导体集成电路装置，其特征在于，上述虚拟图案形成为具有从与上述相邻配线相对的面的配线开始的距离间歇或者连续地变化的多边棱柱形状。4.根据权利要求1所述的半导体集成电路装置，其特征在于，上述虚拟图案形成为具有从与上述相邻配线相对的面的配线开始的距离连续地变...

【专利技术属性】
技术研发人员：西村英孝，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]