半导体器件及其制造方法技术

本发明专利技术提供具备即使在缩短了栅长的情况下也能确保大的电容可变范围的可变电抗器的可变电抗器.ＣＭＯＳ器件混合装载的半导体器件及其制造方法。半导体器件具有可变电抗器区（Ｖａ）和晶体管区（Ｔｒ）。在可变电抗器用的有效区中，在Ｎ阱区（１２）中形成了掺了较高浓度的Ｎ型杂质而构成的衬底接触用扩散区（１３ａ），而没有形成以往的半导体器件的可变电抗器那样的延伸区（或ＬＤＤ区）。另一方面，在晶体管区（Ｔｒ）中的Ｐ阱区（１１）中的位于多晶硅栅电极（１８）的两侧方的区域中形成了高浓度源.漏区（１４ａ）和延伸区（１４ｂ）。确保了较宽的耗尽层的扩大范围，扩大了可变电抗器的电容可变范围。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在无线频率(RF)电路中使用的电压可变电容器(可变电抗器)，特别是涉及使用现有的CMOS工艺制作的MIS电容器。
技术介绍
以往，在很多的无线频率(RF)电路中广泛地使用了作为电压可变电容器的可变电抗器。作为实现可变电抗器的已知的结构，有利用PN结的耗尽层电容的结构，具体地说，有变容二极管。在此，作为评价可变电抗器的性能用的指标，常常使用作为反偏置为零的电容C2与规定的反偏置的电容C1之比的调谐比(TR)。由于该调谐比(C2/C1)越大，在一定的栅电压幅度下可获得的电容变化就越大，可控制的天线的共振频率范围就大。图13是示出PN二极管的电容的偏置依存性的图。在PN二极管中，如果增大反偏置Vg，则由于PN结中的耗尽层宽度扩大，故电容C1减少。该耗尽层宽度依赖于N型杂质的浓度，如果掺杂量增加，则耗尽层宽度变窄，电容增大。近年来，对电路的小型化的要求越来越高，要求在1个芯片中同时搭载可变电抗器和CMOS器件。因此，进行了利用已有的CMOS工艺来形成起到可变电抗器的功能的MIS电容器的工作。图14是示出在共同的衬底上安装了CMOS器件和可变电抗器(MIS电容器)的现有的半导本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于：具有ＭＩＳＦＥＴ和ＭＩＳ电容器，上述ＭＩＳＦＥＴ具有形成在被元件隔离包围的第１有效区上的第１栅电极；上述ＭＩＳ电容器形成在被元件隔离包围的第２有效区上，并具有其栅长方向的尺寸实质上与上述第１栅电极相等的第２栅电极，上述ＭＩＳＦＥＴ具有：第１栅绝缘膜，介于上述第１栅电极与上述第１有效区之间；第１侧壁，覆盖上述第１栅电极的侧面；源.漏区，在位于上述第１有效区内的上述第１栅电极的两侧方的区域中导入了第１导电型的杂质而构成； 以及低浓度杂质扩散区，介于上述第１有效区内的上述源.漏区与位于上述第１栅电极的正下方的区...

【技术特征摘要】
JP 2003-8-28 2003-3047151.一种半导体器件，其特征在于具有MISFET和MIS电容器，上述MISFET具有形成在被元件隔离包围的第1有效区上的第1栅电极；上述MIS电容器形成在被元件隔离包围的第2有效区上，并具有其栅长方向的尺寸实质上与上述第1栅电极相等的第2栅电极，上述MISFET具有第1栅绝缘膜，介于上述第1栅电极与上述第1有效区之间；第1侧壁，覆盖上述第1栅电极的侧面；源·漏区，在位于上述第1有效区内的上述第1栅电极的两侧方的区域中导入了第1导电型的杂质而构成；以及低浓度杂质扩散区，介于上述第1有效区内的上述源·漏区与位于上述第1栅电极的正下方的区域之间，包含其浓度比上述源·漏区的浓度低的相同的导电型的杂质，上述MIS电容器具有第2栅绝缘膜，介于上述第2栅电极与上述第2有效区之间；第2侧壁，覆盖上述第2栅电极的侧面；以及衬底接触用区域，被设置在位于上述第2有效区中的上述第2栅电极的至少一方的侧方的区域中，在上述第2有效区内，没有形成其杂质浓度实质上与上述MISFET中的上述低浓度杂质扩散区的杂质浓度相等的杂质扩散区。2.如权利要求1中所述的半导体器件，其特征在于上述MIS电容器，具有作为上述衬底接触用区域的、其杂质浓度实质上与上述MISFET中的上述源·漏区的杂质浓度相等的衬底接触用扩散区。3.如权利要求2中所述的半导体器件，其特征在于从平面上看，上述衬底接触用扩散区没有与上述第2栅电极重叠。4.如权利要求2中所述的半导体器件，其特征在于上述衬底接触用扩散区，离开上述第2栅电极的端部下方的区域，从平面上看没有与上述第2侧壁重叠。5.如权利要求1～4的任一项中所述的半导体器件，其特征在于在上述第2有效区中的上述第2栅电极的一个侧面与上述元件隔离之间，没有形成上述MIS电容器中的上述衬底接触用区。6.如权利要求1～4的任一项中所述的半导体器件，其特征在于覆盖上述MIS电容器中的第2侧壁中的上述第2栅电极的一个侧面的部分的至少一部分，设置在上述元件隔离上，在上述第2有效区中的上述第2栅电极的一个侧面与上述元件隔离之间，没有形成上述MIS电容器中的上述衬底接触用区。7.如权利要求1～4的任一项中所述的半导体器件，其特征在于上述MISFET，还具备介于上述第1栅电极与上述第1侧壁之间的第1偏移衬垫，上述MIS电容器，还具备介于上述第2栅电极与上述第2侧壁之间的第2偏移衬垫。8.如权利要求2中所述的半导体器件，其特征在于上述MISFET，还具备介于上述第1栅电极与上述第1侧壁之间的第1偏移衬垫，上述MIS电容器，还具备介于上述第2栅电极与上述第2侧壁之间的第2偏移衬垫，从平面上看，上述MIS电容器的上述衬底接触用扩散区没有与上述第2偏移衬垫重叠。9.如权利要求2中所述的半导体器件，其特征在于上述MISFET，还具备介于上述第1栅电极与上述第1侧壁之间的第1偏移衬垫，上述MIS电容器，还具备介于上述第2栅电极与上述第2侧壁之间的第2偏移衬垫，覆盖上述MIS电容器中的第2偏移衬垫中的上述第2栅电极的一个侧面的部分的至少一部分，设置在上述元件隔离上上述MIS电容器中的上述衬底接触用扩散区，只形成在上述第2有效区中的上述第2栅电极的另一个侧面与上述元件隔离之间。10.如权利要求1中所述的半导体器件，其特征在于上述MIS电容器，具有作为上述衬底接触用区域的、形成在上述第2有效区的上面部分上的硅...

【专利技术属性】
技术研发人员：门胁匡志，海本博之，半田崇登，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]