半导体晶片封装体及其封装方法技术

本发明专利技术提供一种半导体晶片封装体及其封装方法，该半导体晶片封装体包含：一支承基体；一设置于该支承基体的晶片支承表面上的晶片；一设置于该支承基体的晶片支承表面上的封装基体，该封装基体具有数个用于暴露该晶片和该支承基体的电路接点的暴露孔；数个导电体，每一导电体是从该晶片的焊垫延伸至该封装基体的暴露孔内与对应的电路接点电气连接；将该导电体覆盖的覆盖层，该覆盖层是形成有数个导电球形成孔，于导电球形成孔内设有导电球。本发明专利技术可缩短工时，解决了对小面积的焊垫执行打线处理困难的问题，有助于整个产品的尺寸有效的缩减，以及成本的降低。

【技术实现步骤摘要】

本专利技术是有关于一种。
技术介绍
早期，半导体晶片的封装方式大多利用导线架作为晶片的内部电路与外部电路的电气连接的媒介。然而，以这种方式封装出来的积体电路在体积上是较大，讯号的传输速度较慢、且制程耗时进而增加成本。因此，后来是有球形栅状阵列(BGA)封装方式的出现。然而，由于电子产品是日益讲求方便携带性，因此，要如何在功能强大下兼具体积小的特性，则非要把电子组件占用的空间缩减不可。因此，目前业界大都致力于研究如何把具有不同功能的晶片包封在一起，以有助于整个产品的尺寸有效的缩减，以及成本的降低。但由于一般来说适用于单一晶片的封装手段与适用于多晶片的封装手段是会有所不同以致于所需的设备亦有所不同，故制作成本将因此而增加。因此，若能够有一种封装手段能同时适用于单一晶片与多晶片的话则将会是更理想。
技术实现思路
有鉴于此，本专利技术的目的是提供一种能够克服以上所述的问题的，能同时适用于单一晶片与多晶片，在封装程序上可缩短工时，解决了对小面积的焊垫执行打线处理困难的问题，有助于整个产品的尺寸有效的缩减，以及成本的降低，可提高半导体晶片封装体的产量与优良品率。根据本专利技术的一种半导体晶片封装体，其特征在于包含一支承基体，该支承基体具有一晶片支承表面及数个安装于该晶片支承表面上的电路接点；一晶片，该晶片是被设置于该支承基体的晶片支承表面上，该晶片具有一焊垫安装表面及数个安装于该焊垫上的焊垫；一封装基体，该封装基体是被设置于该支承基体的晶片支承表面上并且具有数个用于暴露该晶片和该支承基体的至少一个电路接点的暴露孔；数个导电体，每一个该导电体是从该晶片的一对应的焊垫延伸至该封装基体的一对应的暴露孔内且与对应的电路接点电气连接；一覆盖层，该覆盖层是形成于该支承基体的晶片支承表面上将该导电体覆盖，该覆盖层是形成有数个用于暴露对应的部分导电层的导电球形成孔；及数个导电球，每一个该导电球是被形成于该覆盖层的一对应的导电球形成孔内且与对应的导电体电气连接且是凸伸在导电球形成孔之外。较佳地，该支承基体是由聚酰亚胺、玻璃、陶瓷或金属制成的硬性基体。较佳地，更包含数个导电层，每一个该导电层是被形成于一对应的导电体上。较佳地，如权利要求3所述的半导体晶片封装体，其特征在于每一个该导电层包含一镍层与一金层中的至少一者。本专利技术还提供一种半导体晶片封装体，其特征在于包含一支承基体，该支承基体具有一晶片支承表面及数个安装于该晶片支承表面上的电路接点；一绝缘层，该绝缘层是形成于该支承基体的晶片支承表面上并且具有一用于容置晶片的晶片容置空间及数个用于暴露该支承基体的电路接点的通孔；一晶片，该晶片是被设置于该绝缘层的晶片容置空间并且具有一焊垫安装表面及数个安装于该焊垫上的焊垫；数个导电体，每一个该导电体是从该晶片的一对应的焊垫延伸至该绝缘层的一对应的通孔内与对应的电路接点电气连接；及一覆盖层，该覆盖层是形成于该绝缘层的表面上将该导电体覆盖。较佳地，该支承基体是用于液晶显示器的玻璃基体，且该支承基体的晶片支承表面是该玻璃基体的背面。较佳地，该支承基体是一记忆体模组板。较佳地，该支承基体为一快闪记忆卡的机板。较佳地，该覆盖层形成有数个用于暴露对应的部分导电体的导电球形成孔，且该半导体晶片封装体更包含数个导电球，每一个该导电球是被形成于该覆盖层的一对应的导电球形成孔内且与对应的导电体电气连接并且是凸伸在导电球形成孔之外。较佳地，该支承基体是由聚酰亚胺、玻璃、陶瓷或金属材料制成的硬性基体。较佳地，更包含数个导电层，每一个该导电层是被形成于一对应的导电体上。较佳地，更包含数个导电层，每一个该导电层是被形成于一对应的导电体上。较佳地，每一个该导电层包含一镍层与一金层中的至少一者。较佳地，该绝缘层和该覆盖层是由感光油墨或任何适合的光阻材料形成。本专利技术还提供一种半导体晶片封装体，其特征在于包含一支承基体，该支承基体具有一晶片容置凹室；一晶片，该晶片是被置放于该支承基体的晶片容置凹室并且具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；数个导电体，每一个该导电体是从该晶片的对应的焊垫延伸到该支承基体表面上的预定位置；一覆盖层，该覆盖层是形成于该支承基体的表面上将该导电体覆盖，该覆盖层是形成有数个用于暴露对应的部分导电体导电球形成孔；及数个导电球，每一个该导电球是形成于一对应的导电球形成孔内且与一对应的导电体电气连接并且凸伸到导电球形成孔之外。较佳地，更包含数个导电层，每一个该导电层是被形成于一对应的导电体上。较佳地，每一个该导电层包含一镍层与一金层中的至少一者。较佳地，该晶片为一中央处理器或晶片组。本专利技术还提供一种半导体晶片封装体，其特征在于包含一支承基体，该支承基体具有一晶片支承表面及数个形成于该晶片支承表面上的电路接点；数个形成于该支承基体的晶片支承表面上的支承导电体，该支承导电体是与对应的电路接点电气连接；一晶片，该晶片是被置放于该支承基体的晶片支承表面上并且具有一焊垫安装表面和数个安装于该焊垫安装表面上的焊垫；数个导电体，每一个该导电体是从该晶片的对应的焊垫延伸到一对应的支承导电体上且至少覆盖该对应的支承导电体的一部分；一覆盖层，该覆盖层是形成于该支承基体的表面上将该导电体覆盖，该覆盖层是形成有数个用于暴露对应的部分导电体及对应的支承导电体的未被导电体覆盖的部分的导电球形成孔；及数个导电球，每一个该导电球是形成于一对应的导电球形成孔内与对应的导电体电气连接且凸伸到导电球形成孔之外。较佳地，更包含数个导电层，每一个该导电层是被形成于一对应的导电体上。较佳地，每一个该导电层包含一镍层与一金层中的至少一者。较佳地，更包含数个导电层，每一个该导电层是从被形成于一对应的支承导电体上。较佳地，每一个该导电层包含一镍层与一金层中的至少一者。本专利技术还提供一种半导体晶片封装体，其特征在于包含一支承基体，该支承基体具有一晶片支承表面和数个形成于该晶片支承表面上的电路接点；一第一晶片，该第一晶片是被设置于该支承基体的晶片支承表面上，该第一晶片具有一焊垫安装表面和数个安装于该焊垫安装表面上的焊垫；一封装基体，该封装基体是被设置于该支承基体的晶片支承表面上，该封装基体具有数个用于暴露该晶片和该支承基体的电路接点的暴露孔；数个第一导电体，每一个该第一导电体是从该第一晶片的对应的焊垫延伸到该封装基体对应的暴露孔内且与对应的电路接点电气连接；一绝缘层，该绝缘层是形成于该封装基体的表面上将该第一导电体覆盖，该绝缘层是形成有数个用于暴露对应的部分第一导电体的通孔；一第二晶片，该第二晶片是被设置于该绝缘层的表面上，该第二晶片具有一焊垫安装表面和数个安装于该焊垫安装表面上的焊垫；数个第二导电体，每一个该第二导电体是从该第二晶片的一对应的焊垫延伸到该绝缘层的一对应的通孔内且与对应的第一导电体电气连接；一覆盖层，该覆盖层是形成于该绝缘层的表面上将该第二导电体覆盖，该覆盖层是形成有数个用于暴露对应的部分第二导电体的导电球形成孔；及数个导电球，每一个该导电球是形成于一对应的导电球形成孔内与对应的第二导电体电气连接且凸伸到导电球形成孔之外。较佳地，更包含数个导电层，每一个该导电层是被形成于一对应的第一导电体上。较佳地，每一个该导电层包含一镍层与一金层中的至少一者。较佳地，更包含数个导电层，每一个该导电本文档来自技高网...

【技术保护点】
一种半导体晶片封装体，其特征在于：包含：一支承基体，该支承基体具有一晶片支承表面及数个安装于该晶片支承表面上的电路接点；一晶片，该晶片是被设置于该支承基体的晶片支承表面上，该晶片具有一焊垫安装表面及数个安装于该焊垫上的焊垫； 一封装基体，该封装基体是被设置于该支承基体的晶片支承表面上并且具有数个用于暴露该晶片和该支承基体的至少一个电路接点的暴露孔；数个导电体，每一个该导电体是从该晶片的一对应的焊垫延伸至该封装基体的一对应的暴露孔内且与对应的电路接 点电气连接；一覆盖层，该覆盖层是形成于该支承基体的晶片支承表面上将该导电体覆盖，该覆盖层是形成有数个用于暴露对应的部分导电层的导电球形成孔；及数个导电球，每一个该导电球是被形成于该覆盖层的一对应的导电球形成孔内且与对应的导电 体电气连接且是凸伸在导电球形成孔之外。

【技术特征摘要】
1.一种半导体晶片封装体，其特征在于包含一支承基体，该支承基体具有一晶片支承表面及数个安装于该晶片支承表面上的电路接点；一晶片，该晶片是被设置于该支承基体的晶片支承表面上，该晶片具有一焊垫安装表面及数个安装于该焊垫上的焊垫；一封装基体，该封装基体是被设置于该支承基体的晶片支承表面上并且具有数个用于暴露该晶片和该支承基体的至少一个电路接点的暴露孔；数个导电体，每一个该导电体是从该晶片的一对应的焊垫延伸至该封装基体的一对应的暴露孔内且与对应的电路接点电气连接；一覆盖层，该覆盖层是形成于该支承基体的晶片支承表面上将该导电体覆盖，该覆盖层是形成有数个用于暴露对应的部分导电层的导电球形成孔；及数个导电球，每一个该导电球是被形成于该覆盖层的一对应的导电球形成孔内且与对应的导电体电气连接且是凸伸在导电球形成孔之外。2.如权利要求1所述的半导体晶片封装体，其特征在于该支承基体是由聚酰亚胺、玻璃、陶瓷或金属制成的硬性基体。3.如权利要求1所述的半导体晶片封装体，其特征在于更包含数个导电层，每一个该导电层是被形成于一对应的导电体上。4.如权利要求3所述的半导体晶片封装体，其特征在于每一个该导电层包含一镍层与一金层中的至少一者。5.一种半导体晶片封装体，其特征在于包含一支承基体，该支承基体具有一晶片支承表面及数个安装于该晶片支承表面上的电路接点；一绝缘层，该绝缘层是形成于该支承基体的晶片支承表面上并且具有一用于容置晶片的晶片容置空间及数个用于暴露该支承基体的电路接点的通孔；一晶片，该晶片是被设置于该绝缘层的晶片容置空间并且具有一焊垫安装表面及数个安装于该焊垫上的焊垫；数个导电体，每一个该导电体是从该晶片的一对应的焊垫延伸至该绝缘层的一对应的通孔内与对应的电路接点电气连接；及一覆盖层，该覆盖层是形成于该绝缘层的表面上将该导电体覆盖。6.如权利要求5所述的半导体晶片封装体，其特征在于该支承基体是用于液晶显示器的玻璃基体，且该支承基体的晶片支承表面是该玻璃基体的背面。7.如权利要求5所述的半导体晶片封装体，其特征在于该支承基体是一记忆体模组板。8.如权利要求5所述的半导体晶片封装体，其特征在于该支承基体为一快闪记忆卡的机板。9.如权利要求5所述的半导体晶片封装体，其特征在于该覆盖层形成有数个用于暴露对应的部分导电体的导电球形成孔，且该半导体晶片封装体更包含数个导电球，每一个该导电球是被形成于该覆盖层的一对应的导电球形成孔内且与对应的导电体电气连接并且是凸伸在导电球形成孔之外。10.如权利要求5所述的半导体晶片封装体，其特征在于该支承基体是由聚酰亚胺、玻璃、陶瓷或金属材料制成的硬性基体。11.如权利要求5所述的半导体晶片封装体，其特征在于更包含数个导电层，每一个该导电层是被形成于一对应的导电体上。12.如权利要求9所述的半导体晶片封装体，其特征在于更包含数个导电层，每一个该导电层是被形成于一对应的导电体上。13.如权利要求12所述的半导体晶片封装体，其特征在于每一个该导电层包含一镍层与一金层中的至少一者。14.如权利要求5所述的半导体晶片封装体，其特征在于该绝缘层和该覆盖层是由感光油墨或任何适合的光阻材料形成。15.一种半导体晶片封装体，其特征在于包含一支承基体，该支承基体具有一晶片容置凹室；一晶片，该晶片是被置放于该支承基体的晶片容置凹室并且具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；数个导电体，每一个该导电体是从该晶片的对应的焊垫延伸到该支承基体表面上的预定位置；一覆盖层，该覆盖层是形成于该支承基体的表面上将该导电体覆盖，该覆盖层是形成有数个用于暴露对应的部分导电体导电球形成孔；及数个导电球，每一个该导电球是形成于一对应的导电球形成孔内且与一对应的导电体电气连接并且凸伸到导电球形成孔之外。16.如权利要求15所述的半导体晶片封装体，其特征在于更包含数个导电层，每一个该导电层是被形成于一对应的导电体上。17.如权利要求16所述的半导体晶片封装体，其特征在于每一个该导电层包含一镍层与一金层中的至少一者。18.如权利要求15所述的半导体晶片封装体，其特征在于该晶片为一中央处理器或晶片组。19.一种半导体晶片封装体，其特征在于包含一支承基体，该支承基体具有一晶片支承表面及数个形成于该晶片支承表面上的电路接点；数个形成于该支承基体的晶片支承表面上的支承导电体，该支承导电体是与对应的电路接点电气连接；一晶片，该晶片是被置放于该支承基体的晶片支承表面上并且具有一焊垫安装表面和数个安装于该焊垫安装表面上的焊垫；数个导电体，每一个该导电体是从该晶片的对应的焊垫延伸到一对应的支承导电体上且至少覆盖该对应的支承导电体的一部分；一覆盖层，该覆盖层是形成于该支承基体的表面上将该导电体覆盖，该覆盖层是形成有数个用于暴露对应的部分导电体及对应的支承导电体的未被导电体覆盖的部分的导电球形成孔；及数个导电球，每一个该导电球是形成于一对应的导电球形成孔内与对应的导电体电气连接且凸伸到导电球形成孔之外。20.如权利要求19所述的半导体晶片封装体，其特征在于更包含数个导电层，每一个该导电层是被形成于一对应的导电体上。21.如权利要求20所述的半导体晶片封装体，其特征在于每一个该导电层包含一镍层与一金层中的至少一者。22.如权利要求19所述的半导体晶片封装体，其特征在于更包含数个导电层，每一个该导电层是从被形成于一对应的支承导电体上。23.如权利要求22所述的半导体晶片封装体，其特征在于每一个该导电层包含一镍层与一金层中的至少一者。24.一种半导体晶片封装体，其特征在于包含一支承基体，该支承基体具有一晶片支承表面和数个形成于该晶片支承表面上的电路接点；一第一晶片，该第一晶片是被设置于该支承基体的晶片支承表面上，该第一晶片具有一焊垫安装表面和数个安装于该焊垫安装表面上的焊垫；一封装基体，该封装基体是被设置于该支承基体的晶片支承表面上，该封装基体具有数个用于暴露该晶片和该支承基体的电路接点的暴露孔；数个第一导电体，每一个该第一导电体是从该第一晶片的对应的焊垫延伸到该封装基体对应的暴露孔内且与对应的电路接点电气连接；一绝缘层，该绝缘层是形成于该封装基体的表面上将该第一导电体覆盖，该绝缘层是形成有数个用于暴露对应的部分第一导电体的通孔；一第二晶片，该第二晶片是被设置于该绝缘层的表面上，该第二晶片具有一焊垫安装表面和数个安装于该焊垫安装表面上的焊垫；数个第二导电体，每一个该第二导电体是从该第二晶片的一对应的焊垫延伸到该绝缘层的一对应的通孔内且与对应的第一导电体电气连接；一覆盖层，该覆盖层是形成于该绝缘层的表面上将该第二导电体覆盖，该覆盖层是形成有数个用于暴露对应的部分第二导电体的导电球形成孔；及数个导电球，每一个该导电球是形成于一对应的导电球形成孔内与对应的第二导电体电气连接且凸伸到导电球形成孔之外。25.如权利要求24所述的半导体晶片封装体，其特征在于更包含数个导电层，每一个该导电层是被形成于一对应的第一导电体上。26.如权利要求25所述的半导体晶片封装体，其特征在于每一个该导电层包含一镍层与一金层中的至少一者。27.如权利要求24所述的半导体晶片封装体，其特征在于更包含数个导电层，每一个该导电层是被形成于一对应的第二导电体上。28.如权利要求27所述的半导体晶片封装体，其特征在于每一个该导电层包含一镍层与一金层中的至少一者。29.一种半导体晶片封装体，其特征在于包含一晶片，该晶片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；数个第一导电体，每一个该第一导电体是形成于该晶片的对应的焊垫上并且是从该对应的焊垫延伸至该晶片的焊垫安装表面上；一绝缘层，该绝缘层是形成于该晶片的焊垫安装表面上将该第一导电体覆盖，该绝缘层是形成有数个用于暴露对应的部分第一导电体的通孔；一支承基体，该支承基体具有数个安装于该晶片支承表面上的电路接点，该晶片是被设置于该支承基体的晶片支承表面上；一封装基体，该封装基体是被设置于该支承基体的晶片支承表面并且具有数个用于暴露该晶片和该支承基体的电路接点的暴露孔；数个第二导电体，每一个该第二导电体是从该支承基体的一对应的电路接点延伸至该绝缘层的一对应的通孔内与对应的第一导电体电气连接；一覆盖层，该覆盖层是形成于该封装基体的表面上将该第二导电体覆盖，该覆盖层是形成有数个用于暴露对应的部分第二导电体的导电球形成孔；及数个导电球，每一个该导电球是形成于每一导电球形成孔内与对应的第二导电体电气连接且凸伸到导电球形成孔之外；30.如权利要求29所述的半导体晶片封装体，其特征在于更包含数个导电层，每一个该导电层是被形成于一对应的第一导电体上。31.如权利要求30所述的半导体晶片封装体，其特征在于每一个该导电层包含一镍层与一金层中的至少一者。32.如权利要求29所述的半导体晶片封装体，其特征在于更包含数个导电层，每一个该导电层是被形成于一对应的第二导电体上。33.如权利要求32所述的半导体晶片封装体，其特征在于每一个该导电层包含一镍层与一金层中的至少一者。34.一种半导体晶片封装体的封装方法，其特征在于包含如下的步骤(1)提供一支承基体，该支承基体具有一晶片支承表面及数个安装于该晶片支承表面上的电路接点；(2)把一晶片设置于该支承基体的晶片支承表面上，该晶片具有一焊垫安装表面及数个安装于该焊垫上的焊垫；(3)把一封装基体设置于该支承基体的晶片支承表面上，该封装基体具有数个用于暴露该晶片和该支承基体的至少一个电路接点的暴露孔；(4)于该晶片的每一个焊垫上形成一导电体，每一导电体是从该晶片的一对应的焊垫延伸至该封装基体的一对应的暴露孔内与对应的电路接点电气连接；(5)于该支承基体的晶片支承表面上形成一覆盖层将该导电体覆盖，该覆盖层是形成有数个用于暴露对应的部分导电体的导电球形成孔；及(6)数个导电球，每一个该导电球是被形成于该覆盖层的...

【专利技术属性】
技术研发人员：沈育浓，
申请(专利权)人：沈育浓，
类型：发明
国别省市：71[中国|台湾]