半导体晶片、其制造方法以及制造半导体器件的方法技术

一种半导体晶片中包括：在半导体衬底的前表面上形成的多个元件形成区，沿着每个元件形成区的周边形成的划线沟槽，以及位于划线沟槽的交叉点的阻止物，以阻塞划线沟槽。

【技术实现步骤摘要】

本专利技术涉及一种半导体晶片，制造该半导体晶片的方法，以及制造半导体器件的方法。
技术介绍
在半导体晶片的制造工艺的最后步骤中，在晶片前表面上形成的多个电路图形上提供钝化层来保护电路图形，随后通过划线沟槽的形成来分离各个电路图形。此后，研磨晶片背面，以将晶片形成为预定厚度。在该步骤中，在钝化层上提供保护带(protection tape)等，以防止用来研磨背面的化学溶液等等腐蚀晶片前表面上的芯片。日本未决专利公开H05-109688公开了一种留有覆盖层的整个周边不被图形占据的技术。因此，当在覆盖层的中心形成开口来暴露在晶片表面上形成的结合焊盘与划线时，不必在覆盖层的周边形成开口。在随后的晶片背面的蚀刻步骤中，在晶片的整个表面上放置粘合带(adhesive tape)以用于保护。根据该文件，该布置试图防止由于化学溶液或反应气体的侵入，导致的结合焊盘的腐蚀或退色等等。但是，以日本未决专利公开H05-109688中公开的技术，在晶片周边保留不接触覆盖层的区域，并由此整个晶片表面不能完全用来形成芯片。而且，随着半导体器件微型化的新近发展，流行进行在增加的几个芯片中暴露图形的步进曝光工艺。在此情况下，仅在晶片周边保留不接触的覆盖层不利地增加了工艺步骤。
技术实现思路
图7是示意性地示出在晶片10上以栅格图形形成的划线沟槽12的图。近来，在整个晶片10上形成图形，以增加每个晶片的有效芯片数量，并由此还在整个晶片10上提供划线沟槽12。图8A和8B是晶片10的边缘部分的放大局部透视图。图8A示出还未提供保护带16时的状态，且图8B示出具有保护带16的晶片10。在半导体衬底10上，提供电路图形和钝化层14。可在钝化层上，或者在包括钝化层和部分电路图形的区域上，单独地形成划线沟槽12。在任何一种情况下，由于划线沟槽12到达晶片边缘，尽管以保护带16覆盖晶片前表面，但是当研磨背面时，化学溶液或清洗液不可避免地通过晶片10的边缘而侵入，如图8B所示。这导致电路图形的腐蚀。根据本专利技术，提供一种半导体晶片，包括半导体衬底；和在半导体衬底的前表面上形成的多个元件形成区；其中沿着每个元件形成区的周边形成划线沟槽；以及在划线沟槽中提供阻止物(stopper)，以阻塞划线沟槽。在如此构造的晶片中，当在随后的工艺中，有附加在半导体衬底前表面的保护带的情况下，研磨背面或清洗时，在划线沟槽中提供的阻止物防止清洗液或杂质侵入到划线沟槽中。由此，可防止电路图形的腐蚀和研磨废料附着于其上。结果，可得到具有稳定的质量水平的半导体器件。在根据本专利技术的半导体晶片中，可将划线沟槽形成为栅格图形，且阻止物可以位于划线沟槽的交叉区。对于如此构造的晶片，可有效地防止化学溶液侵入到邻近有效电路图形的部分划线沟槽中，并由此可防止其腐蚀。在根据本专利技术的半导体晶片中，在层叠加方向上可将阻止物形成为与在层叠加方向上的元件形成区的厚度基本相同。对于如此构造的晶片，当在随后的步骤中将保护带附加到半导体衬底的前表面时，可确保防止化学溶液侵入到划线沟槽中。在根据本专利技术的半导体晶片中，可将阻止物形成为比划线沟槽的宽度窄的板(plate)形。对于如此构造的晶片，沿着划线沟槽，阻止物不会干扰划线操作，因此可顺利地分离多个电路图形。根据本专利技术的半导体晶片中，沿着多个元件形成区的四边将阻止物形成为相同的图形。对于如此构造的晶片，可有效地防止化学溶液侵入到邻近有效电路图形的划线沟槽部分中，并由此防止其腐蚀。根据本专利技术，提供一种制造半导体晶片的方法，包括在半导体衬底的前表面上形成划线沟槽，其中在半导体衬底上沿着多个元件形成区的周边提供多个元件形成区；其中形成划线沟槽的步骤包括在划线沟槽中，形成阻塞划线沟槽的阻止物。对于如此布置的方法，当在随后的步骤中，有附加在半导体衬底前表面上的保护带的情况下，研磨背面或清洗时，划线沟槽中提供的阻止物防止清洗液或杂质侵入到划线沟槽中。因此，可防止电路图形的腐蚀和研磨废料附着于其上。结果，可得到具有稳定的质量水平的半导体器件。而且，由于阻止物与划线沟槽同时形成，不需要引入额外的工艺就可简单地形成阻止物。在根据本专利技术的制造半导体晶片的方法中，形成划线沟槽的步骤可包括通过在相应于划线沟槽的位置以开口形成的刻线(reticle)，但是遮蔽相应于半导体元件形成区和阻止物的区，曝光半导体衬底的前表面。以如此布置的方法，通过布置刻线的图形部分，可简单地形成所需形状的阻止物。在根据本专利技术的制造半导体晶片的方法中，形成划线沟槽的步骤可包括进行步进曝光以通过单个刻线在半导体衬底上形成整个划线沟槽。以如此布置的方法，不需要引入额外工艺，就可在划线沟槽中简单地形成阻止物。根据本专利技术的制造半导体晶片的方法还包括在半导体衬底的整个前表面覆盖有保护带下，研磨半导体衬底的背面。以如此布置的方法，当研磨半导体衬底的背面时，在划线沟槽中提供的阻止物防止清洗液或杂质侵入到划线沟槽中。因此，可防止电路图形的腐蚀和研磨废料附着其上。根据本专利技术，提供一种制造半导体器件的方法，包括在半导体衬底的前表面上形成包括多个元件形成区的元件形成层；在元件形成层上形成钝化层；沿着元件形成区的周边选择性地去除钝化层并形成划线沟槽；研磨半导体衬底的背面，该半导体衬底的前表面覆盖有保护带；去除保护带；以及沿着划线沟槽切割半导体衬底；其中形成划线沟槽的步骤包括在划线沟槽中，形成阻塞划线沟槽的阻止物。如上所述，本专利技术提供一种增加晶片上有效芯片数的工艺，同时防止芯片的腐蚀，以由此提供稳定的质量水平的半导体器件。附图说明从以下结合附图的说明中，本专利技术的上述和其它目的、优点和特征将更加显而易见，其中图1A至1D是顺序示出根据本专利技术的实施例的半导体器件的制造工艺的截面示意图；图2是示出根据本专利技术的实施例用来形成划线沟槽的刻线的平面示意图；图3是示出用步进机(stepper)通过图2的刻线曝光后，在显影的光刻胶的掩模下，以预定图形形成的钝化层的平面示意图；图4A和图4B是分别示出阻止物的结构的透视示意图和局部平面示意图；图5是示出用来形成常规划线沟槽的刻线的平面示意图；图6是示出划线沟槽的另一实施例的截面示意图；图7是示出以栅格图形形成的划线沟槽的平面示意图；图8A和8B是示出晶片的边缘部分放大透视示意图；图9A和9B是示出阻止物的不同例子的平面示意图。具体实施例方式这里参考说明性实施例来描述本专利技术。本领域技术人员应当认识到，使用本专利技术的讲解可实现多种可替换的实施例，且本专利技术不限于为说明性目的而描述的实施例。图1A至1D是顺序地示出本实施例的半导体器件的制造工艺的截面示意图。图1A示出制造工艺中的半导体晶片100的结构。在半导体晶片100中，在半导体衬底110上形成包括多个电路图形的元件形成层114，并在元件形成层114上形成钝化层116。钝化层116由PSG、氮化硅、聚酰亚胺等构成。尽管图中未示出，但是在正片的钝化层(positive passivation layer)116上形成正片型光刻胶，通过其上刻画了划线沟槽图形的刻线曝光划线沟槽图形。本实施例中，通过能够进行步进曝光的步进机进行图形曝光。接着，显影光刻胶以用来作为进行干蚀刻(RIE反应离子蚀刻)的掩模，因此以预定图形刻画钝化层116(图1B)。这时，在钝化层11本文档来自技高网...

【技术保护点】
一种半导体晶片，包括：半导体衬底；以及在所述半导体衬底的前表面上形成的多个元件形成区；其中沿着每个所述元件形成区的周边形成划线沟槽；和在所述划线沟槽中提供阻止物，以阻塞所述划线沟槽。

【技术特征摘要】
JP 2004-3-26 2004-0937821.一种半导体晶片，包括半导体衬底；以及在所述半导体衬底的前表面上形成的多个元件形成区；其中沿着每个所述元件形成区的周边形成划线沟槽；和在所述划线沟槽中提供阻止物，以阻塞所述划线沟槽。2.根据权利要求1的半导体晶片，其中以栅格图形形成所述划线沟槽，且所述阻止物位于所述划线沟槽的交叉区。3.根据权利要求1的半导体晶片，其中在层的层叠方向中，将所述阻止物的厚度形成为与所述元件形成区的厚度相同。4.根据权利要求1的半导体晶片，其中将所述阻止物形成为比所述划线沟槽的宽度窄的条形。5.根据权利要求1的半导体晶片，其中沿着所述多个元件形成区的每个的四边以相同的图形形成所述阻止物。6.一种制造半导体晶片的方法，包括在半导体衬底的前表面上形成划线沟槽，在所述半导体衬底上沿着每个所述元件形成区的周边提供多个元件形成区；其中所述形成所述划线沟槽包括在所述划线沟槽中形成阻塞所述划线沟槽的阻止物。7.根据权利要求6的方法，其中所述形成所述划线沟槽包括通过在相应于所述划线沟槽的位置的开口形成的刻线曝光所述半导体衬底的所述前表面，并且遮蔽相应于所述半导体元件形成区和所述阻止...

【专利技术属性】
技术研发人员：大沼学，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]