半导体集成电路、形成其的方法和调节其电路参数的方法技术

一种半导体集成电路，包括：　　　　可以通过提供编程电流进行编程的熔丝，包括由多晶硅膜形成的多晶硅图形，该多晶硅图形包括电极区域和该电极区域之间的电阻器区域，　　　　其中至少是除去相邻于电极区域的末端部分以外的电阻器区域部分具有１．７至６ｋΩ／ｓｑ的表面电阻。

【技术实现步骤摘要】

本专利技术涉及具有多晶硅熔丝的、能够通过提供编程电流进行编程的半导体集成电路和形成其的方法。本专利技术还涉及调节半导体集成电路的电路参数的方法。
技术介绍
为了调节半导体集成电路中的电阻或者其他参数，使用了诸如齐纳击穿(zaner-zap)型反熔丝或者多晶硅熔丝的器件。多晶硅熔丝由电阻器图形形成，其由多晶硅膜形成。利用通过提供在该电阻器图形两端处的电极向该电阻器图形提供过量电流或者编程电流而产生的热量，该熔丝被熔断或被编程。传统上，需要高电压和高电流来熔断熔丝。因此，提出了多种技术用以降低所需用于熔断和编程多晶硅熔丝的电压或电流中的一个或者此两者。专利文献1(日本公开专利55-180003)公开了一种多晶硅熔丝存储器。氧化熔丝的表面减小了多晶硅熔丝的厚度和宽度，该多晶硅熔丝由用于形成栅电极的相同的多晶硅膜形成。专利文献2(日本公开专利59-68946)公开了一种跨越梯形区域的多晶硅熔丝图形。该多晶硅熔丝在该梯形区域上具有高电阻部分，其中使熔丝图形比其他部分更薄并且具有更高的电阻。专利文献3(日本公开专利63-246844)提出了，使用经由中间层电介质膜跨越第一层多晶硅图形的第二层多晶硅图形形成熔丝。电流集中到形成在跨越第一层多晶硅图形的阶梯式区域处的第二层多晶硅图形中的薄的部分中。专利文献4(日本公开专利4-97545)提出了，通过具有弯曲区域的多晶硅图形形成熔丝。其进一步提出了，在熔丝下面的场电介质膜的表面上，在该弯曲区域的内部部分下面，形成凹陷区域。由此，电流集中到弯曲区域中的某一位置，在该位置，凹陷区域处的阶梯上面的多晶硅膜的厚度减小。专利文献5(日本公开专利4-373147)提出了，在熔丝体的中心形成掺杂了硼的高电阻区域，该熔丝体由掺杂磷的多晶硅膜形成。由此，热生成集中在高电阻区域，而不使熔丝的全部电阻过高。专利文献6(美国专利No.5420456)提出了，在由多晶硅形成的熔断体(fuse link)中形成弯曲区域。由此，电流集中于该弯曲区域。专利文献7(日本公开专利2000-40790)公开了这样的多晶硅熔丝，其具有具有小的横截面积的区域，以及在该具有小的横截面积区域两侧的具有大的横截面积的区域。该专利提出了，将电极配置在具有大的横截面积的区域中，其与具有小的横截面积的区域隔开一定的距离。专利文献8(美国专利No.5969404)公开了一种由多晶硅层和在该多晶硅层上面的硅化物层层叠形成的可编程电阻器。在施加编程电流之前，该可编程电阻器具有由硅化物层的电阻确定的低的电阻。另一方面，通过施加编程电流，在该硅化物层中形成了断开的区域，并且该可编程电阻器变为具有由多晶硅层电阻和硅化物层电阻之比确定的高的电阻。作为多晶硅层的电阻的示例，专利文献8公开了1000Ω/sq(欧姆/平方)的值。上文所述的大部分专利文献提出了，通过修改熔丝的形状以将电流集中于特定区域，降低所需用于熔断(destroy)熔丝的电压和/或电流。上文所述的传统的多晶硅熔丝通常由具有相对低的电阻的多晶硅膜形成。例如，在专利文献1至7中公开的多晶硅膜的最高电阻为100Ω/sq(参见专利文献7)。专利文献8公开了1000Ω/sq的多晶硅层的表面电阻(sheetresistance)。然而，在专利文献8中公开的熔丝具有分层的结构，其包括多晶硅层和在该多晶硅层上面的硅化物层。而且，在专利文献8中公开的熔丝中，施加编程电流仅使硅化物层断开而未使多晶硅层断开。即，在专利文献8中公开的可编程电阻器不是多晶硅熔丝，其由未层叠有硅化物膜多晶硅膜形成。该多晶硅熔丝与专利文献8中公开的可编程电阻器不同。例如，在多晶硅熔丝中(1)熔丝在其熔断之前的电阻由多晶硅层的电阻确定；和(2)施加过量的电流使多晶硅层熔断或者断开。因此，在专利文献8中公开的多晶硅层的电阻值不能被用作用于确定多晶硅膜的电阻以形成多晶硅熔丝的基准。而且，专利文献5公开了，在熔丝体的中心形成高电阻区域。然而，专利文献5教导了，在熔丝的整个面积中掺杂了磷，其具有1020至1021cm-3的浓度，并且仅在熔丝体的中心形成了高电阻区域。因此，该高电阻区域以外的多晶硅膜的表面电阻被认为小于专利文献7中公开的值。换言之，专利文献5公开了，使用低电阻多晶硅膜形成熔丝，并且仅在熔丝体的中心形成高电阻区域。
技术实现思路
所要解决的问题如上文所述，在此之前，熔丝通常由具有相对低的电阻的多晶硅膜形成。因此，熔丝的电阻是低的。由于多晶硅熔丝的电阻是低的，因此需要高电流来产生足够的热量以熔断该熔丝，除非对熔丝的形状进行修改。如果需要高电流，则需要大的面积来配置电路以提供该电流。另一方面，对熔丝形状的修改需要大的面积来配置该熔丝。因此，在以上两种情况的任一情况中，包括该熔丝的半导体集成电路的面积变成大的。而且，当从半导体集成电路的外部提供编程电流时，该电流还流入其上安装了该半导体集成电路的基片上的导线。因此，当基片上的导线的电阻是高的时候，难于自半导体集成电路的外部提供足够的编程电流。例如，用于驱动LCD(液晶显示器)面板的半导体集成电路安装在玻璃板上，该玻璃板对于该LCD面板是共用的。玻璃基片上的导线通常由透明电极膜形成，其具有高的电阻。因此，难于提供足够的电流以熔断安装在玻璃基片上的半导体集成电路中的熔丝。本专利技术的一个示例性的目的在于解决上文提及的问题，并且提供一种半导体集成电路，其包括能够通过低电流进行编程的熔丝。本专利技术的另一示例性目的在于提供一种方法，其通过经由具有高电阻的导线提供编程电流，调节半导体集成电路的电路参数。用于解决该问题的手段为了解决上文提及的问题，根据本专利技术的多种示例性实施例提供了一种包括熔丝的半导体集成电路。该熔丝可以通过提供编程电流进行编程，并且包括由多晶硅膜形成的多晶硅图形。该多晶硅图形包括电极区域和该电极区域之间的电阻器区域，并且至少是除去相邻于电极区域的末端部分以外的电阻器区域部分具有1.7至6kΩ/sq的表面电阻。根据多种示例性实施例，熔丝的电阻可以不低于约3kΩ。根据多种示例性实施例，电阻器区域的每个末端部分可以具有第一宽度，并且直接连接到或者通过锥形区域连接到具有大于该第一宽度的第二宽度的电极区域。根据多种示例性实施例，半导体集成电路可以进一步包括由具有1.7至6kΩ/sq的表面电阻的多晶硅膜形成的电阻器元件。为了解决上文提及的问题，根据本专利技术的多种示例性实施例提供了一种安装在具有透明电极膜的基片上的半导体集成电路。该半导体集成电路包括熔丝，其包括由多晶硅膜形成的多晶硅图形。该多晶硅图形包括电极区域和该电极区域之间的电阻器区域，通过经由透明电极膜形成的外部导线自该半导体集成电路外部提供编程电流，可对该熔丝进行编程，并且至少是除去相邻于电极区域的末端部分以外的电阻器区域部分具有1.7至6kΩ/sq的表面电阻。根据多种示例性实施例，透明电极膜可以是氧化铟锡、氧化铟锌和氧化铟锡锌中的一个。为了解决上文提及的问题，根据本专利技术的多种示例性实施例提供了一种形成包括包含多晶硅图形的多晶硅熔丝的半导体集成电路的方法。该方法包括在半导体基片的表面上形成多晶硅膜，构图该多晶硅膜以形成多晶硅图形，用以包括电极区域和该电极区域之间的电阻器区域，在构图之前或之后对至少该电阻器区域进行掺杂，以具有1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体集成电路，包括可以通过提供编程电流进行编程的熔丝，包括由多晶硅膜形成的多晶硅图形，该多晶硅图形包括电极区域和该电极区域之间的电阻器区域，其中至少是除去相邻于电极区域的末端部分以外的电阻器区域部分具有1.7至6kΩ/sq的表面电阻。2.权利要求1的半导体集成电路，其中熔丝的电阻不低于约3kΩ。3.权利要求1或2的半导体集成电路，其中电阻器区域的每个末端部分具有第一宽度，并且直接连接到或者通过锥形区域连接到具有大于该第一宽度的第二宽度的电极区域。4.权利要求1至3的任何一个的半导体集成电路，进一步包括由具有1.7至6kΩ/sq的表面电阻的多晶硅膜形成的电阻器元件。5.一种安装在具有透明电极膜的基片上的半导体集成电路，该半导体集成电路包括熔丝，其包括由多晶硅膜形成的多晶硅图形，该多晶硅图形包括电极区域和电该极区域之间的电阻器区域，该熔丝可以通过经由透明电极膜形成的外部导线自该半导体集成电路的外部提供编程电流进行编程，其中至少是除去相邻于电极区域的末端部分以外的电阻器区域部分具有1.7至6kΩ/sq的表面电阻。6.权利要求5的半导体集成电路，其中熔丝的电阻不低于约3kΩ。7.权利要求5或6的半导体集成电路，其中电阻器区域的每个末端部分具有第一宽度，并且直接连接到或者通过锥形区域连接到具有大于该第一宽度的第二宽度的电极区域。8.权利要求5至7的任何一个的半导体集成电路，其中透明电极膜是氧化铟锡、氧化钢锌和氧化铟锡锌中的一个。9.一种形成包括包含多晶硅图形的多晶硅熔丝的半导体集成电路的方法，该方法包括在半导体基片的表面上形成多晶硅膜；构...

【专利技术属性】
技术研发人员：久野勇，鸨田英明，
申请(专利权)人：川崎微电子股份有限公司，
类型：发明
国别省市：