具源极穿孔绝缘体硅基板上金氧半导体晶体管制造技术

一种ＭＯＳ晶体管，具有形成在一ＳＯＩ基板（２０）的一半导体层（１８）中的一源极区域（１２），一漏极区域（１６ａ，１６ｂ），以及一信道区域（１４），而该ＳＯＩ基板则是具有一半导体基板（２４）位在该半导体层（１８）下方，以及一绝缘层位在该半导体层（１８）以及该半导体基板（２４）间，其中，该漏极或源极区域（１６ａ，１６ｂ，１２）乃透过一穿透该半导体基板（２４）的一穿孔而被电连接至一形成在该半导体基板（２４）远离该绝缘层（２２）的一侧的上的一后方接触。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术系相关于MOS晶体管，并且，系特别相关于适合用于RF功率(RF power，高频功率)应用与以SOI(silicon on isolator，绝缘硅片)作为基础而加以建构的MOS晶体管。适合用于RF功率应用的MOS晶体管系需要具有低的寄生电容，以具有尽可能小的低通特征，而该寄生电容的降低则是有可能藉由将MOS晶体管建构在一SOI基板上而加以实现，至于如此的SOI MOS晶体管，举例而言，则是于EP 0562271 A1，WO99/40614 A2，以及WO97/24758A1中有所叙述，不过，该等所显示的RF功率晶体管的问题却是，一方面，整个晶体管乃会被分开成为个别的晶体管，称的为手指(fingers)，且该等手指一般而言乃会彼此平行地进行配置，以获得适合作为RF功率晶体管的一高晶体管宽度，以及，另一方面，由于该等晶体管手指的所有终端，亦即，漏极，栅极，以及源极终端，乃会被形成在与该SOI基板相同的半导体层的上，因此，在这些情况的下，要在该等平行晶体管手指的仅两个可利用末端分别地结合以及连接彼此平行配置的该等晶体管手指的该三个不同终端是有困难的，此外，结合该等晶体管手指乃会导致在该半导体层上更昂贵以及更大的壳体结构以及布线，并且，也会导致在该等源极终端处由于键合线(bondingwires)所造成的不想要的诱导性。在形成于该漏极，源极，以及信道区域被形成在一半导体基板的一外延半导体层(epitaxial semiconductor layer)中、且系由于较高的寄生电容而较不适合用于RF功率应用的一单一基板上的该等MOS晶体管间，乃具有所谓的LDMOS晶体管，而在此，所谓的沉锤(sinkers)，亦即，未扩散的深达区域(indiffused deep-reachingregions)，乃会达成在该晶体管所形成的该外延层中的该源极区域以及芯片后方间的一连接，也就是，它们会向下延伸进入该外延层位在其上的高度掺杂半导体基板中，其中，该源极终端乃加以形成为分别在该芯片的背面、以及该半导体基板的背面上的金属化，再者，于这些晶体管中，彼此平行配置的晶体管手指系可以进行接线，因而使得在该等栅极以及漏极终端结合于该等晶体管手指的相反端的同时，该源极终端，举例而言，会经由该芯片的背面而被连接至接地，而为了改善，举例而言，晶体管手指重复距离以及电阻，US 6,297,533 B1，US 6,063,678，以及WO98/57379 A1乃建议利用会将位在该外延层中的该源极区域连接至位于下方的该半导体基板的不同型态穿孔取代该等沉锤结构。关于图3，其系更详细地解释被形成在一半导体基板的一外延层中的一已知HF LDMOS功率晶体管的一个实例。该功率晶体管系包括一具有一有源区域102的基板100，其中，该晶体管的源极，栅极与信道，以及漏极区域系分别地如在图3的下部中所指示一样地加以形成，并且，正如可以于图3中所见，在用于RF功率应用的该所示LDMOS晶体管中，该整个晶体管宽度系会被分开成为，根据一般架构而言，分别彼此平行配置的个别晶体管结构以及晶体管(手指)。该有源区域102系包括复数个晶体管结构T1至T4，其中，第一晶体管结构T1以及第二晶体管结构T2系会分别包括一源极区域S1以及S2/3，以及一栅极区域G1以及G2，再者，该第一晶体管结构T1以及第二晶体管结构T2亦会包括一共同漏极区域D1/2，而其正如所见，则是位在该两个栅极结构G1以及G2间，相同的，第三晶体管结构T3以及第四晶体管结构T4也会分别包括一源极区域S2/3以及S4，以及一栅极区域G3以及G4，并且，类似于该等结构T1以及T2，该等晶体管结构T3以及T4亦会包括位在该两个栅极结构G3以及G4间的一共同漏极区域D3/4，另外，正如所见，该等个别晶体管结构T1至T4乃会平行于彼此地加以配置，并且，乃会自该有源区域102的一第一侧104延伸至该有源区域102的相对于该第一侧104的一第二侧106。在该基板100的上，相邻于该有源区域102的该第一侧104，乃会形成一栅极终端110，而于附图说明图1A所显示的实施例中，该栅极终端乃会包括四个手指状的部份110a至110d，其中，该等手指状部分乃会自该有源区域102的该第一侧104开始，以该有源区域102的该第二侧106的方向，延伸跨越该等栅极区域G1，G2，G3，以及G4，再者，相邻于该有源区域102的该第二侧106，乃会形成一漏极终端112，而该漏极终端则是会包括自该有源区域102的该第二侧106开始延伸跨越该等漏极区域D1/2以及D3/4的两个手指状部分112a以及112b，其中，该栅极终端110的该等手指状部分110a至110d以及该漏极终端112的该等手指状部分112a以及112b乃会平行于彼此地加以配置。再者，在图3中所显示的该晶体管结构乃会包括被配置在该有源区域102的该第二侧106的上的栅极连接114a以及114b，以用于电连接相邻晶体管结构的该等栅极区域，其中，该栅极连接114a系加以提供以电连接该栅极终端110的该等手指110a以及110b，而相同的，该栅极连接114b则是加以提供椅垫连接该栅极终端110的该等手指110c以及110d，并且，位在该手指末端的该等手指110a/110b以及110c与110d的该电连接所较具优势地是，能够获得施加至尽可能平整的一栅极终端110的一输入信号的分配。该等晶体管手指的栅极终端以及漏极终端的该简单结合乃是藉由将该源极终端接触跨越位在该外延层下方的该半导体基板而成为可能，其中，图3中所显示的该等结构系会加以形成，不过，图3的该RF功率晶体管的一个缺点却是，由于在一半导体基板的一外延层中的井结构所造成的其内在固有的较高寄生电容。US 5,548,150 A系揭示，参考图12，图39，以及图41，以SOI作为基础的一MOSFET，在此，一沟渠结构系加以形成在该源极电极的下方，并且，系利用具有高热传导性的一传导材质加以填满，藉此，该源极电极乃会形成与该硅基板的热接触，因此，部分的硅基板就会更进一步地作为一源极电极，以及热消散特性也会获得改善，不过，在此MOSFET结构，一方面，使得上述的简单接触成为可能，且另一方面，同时提供利用一SOI基板所获得的有关于较低寄生电容的优点时，其所同时会具有的缺点却是，该结构无法被用于任何的应用中，举例而言，当该SOI基板的该半导体基板由于一待整合的线圈而必须要具有一高电阻的时候，因此，其就无法作为源极电极。本专利技术的一个目的系在于提供一晶体管以及一种用于产生该晶体管的方法，因此，该晶体管乃会适合于高频功率的应用，以及在不限制可能应用范围的情形下，系使得布局努力及/或芯片面积的降低成为可能。此目的系藉由根据权利要求1的一MOS晶体管以及根据权利要求6的一方法而加以达成。根据本专利技术的一MOS晶体管，系具有形成在一SOI基板的一半导体层中的一源极区域，一漏极区域，以及一信道区域，且该SOI基板乃具有一半导体基板位在该半导体层下方，以及一绝缘层位在该半导体层以及该半导体基板间，而在根据本专利技术的该MOS晶体管中，该漏极或源极区域乃会藉由一穿透该半导体基板的一穿孔而被电连接至一位在该半导体基板远离该绝缘层的一侧的上的一后方本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种MOS晶体管，具有形成在一SOI基板(20)的一半导体层(18)中的一源极区域(12)，一漏极区域(16a，16b)，以及一信道区域(14)，而该SOI基板则是具有一半导体基板(24)位在该半导体层(18)下方，以及一绝缘层位在该半导体层(18)以及该半导体基板(24)间，其中，该漏极或源极区域(16a，16b，12)乃透过一穿透该半导体基板(24)的一穿孔而被电连接至一形成在该半导体基板(24)远离该绝缘层(22)的一侧的上的一后方接触。2.根据权利要求1所述的MOS晶体管，其中，该穿孔乃具有一被填充以一传导材质的接触开口。3.根据权利要求1所述的MOS晶体管，其中，该穿孔乃具有一穿透该绝缘层(22)且被填充以一接触材质的开口，以及一该半导体基板(24)自该开口穿透通过该半导体基板(24)而到达该后方接触的一穿孔区域，其中，在该半导体基板中的该掺质会介于1×1016以及3×1020l/cm3间，以及该基板的主要掺杂会介于1×1012以及1×1016l/cm3间。4.根据权利要求1至3任一项所述的MOS晶体管，其...

【专利技术属性】
技术研发人员：H·塔迪肯，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：