具凹陷端电极多电路元件晶片的制造方法及其成品技术

一种具凹陷端电极多电路元件晶片的制造方法，先提供一基体，此基体的上表面由左而右并列间隔地延伸数条导电区块且分别于各导电区块的左、右两端设置一贯穿基体的上、下表面的穿孔，该方法先于穿孔壁面溅镀形成一金属膜，形成一保护层于基体的上表面，以覆盖该等导电区块的中间部分，及电镀基体以于各该裸露的穿孔壁面形成端电极，进而达到两相邻端电极间的保持一定距离的功效。

【技术实现步骤摘要】

本专利技术涉及一种多电路元件晶片的制造方法及其成品，特别是涉及一种具凹陷端电极多电路元件晶片的制造方法及其成品。
技术介绍
多电路元件晶片是于单一晶片内并列设置数个电路元件，例如多电阻晶片、多电容晶片。这些电路元件相互间并未电性连接而各自拥有用以导接外界的两电极，使多电路元件晶片具有多数电极。如图1与图2，以往多电阻晶片形成于一陶瓷基板1上。陶瓷基板1规划有复数条纵向分割线11与横向分割线12，以区隔成多数个矩阵排列的陶瓷基体13。各陶瓷基板13上表面设有数组分置于两侧的上电极131，每组上电极131为两个上电极131，及复数桥接对应组内的两上电极131的电阻膜132。另外，以往方法于陶瓷基板1上更会贯穿设置多数个穿孔133，各穿孔133位于相邻上电极131间，以确保两相邻上电极131间保持一定间距。又，在陶瓷基板1的下表面形成有复数个下电极131’，其位置分别与各陶瓷基体13的各上电极131对应。而后，如图3，在电阻膜132上形成一保护层134。紧接著，如图4，先把陶瓷基板1沿纵向分割线11分割成复数条，再于各条陶瓷基板1的两端沾银胶，如图5，以两侧面形成复数个导接上、下电极131、131’的侧面电极135。在沾银胶过程中，银胶除形成于陶瓷基体13的上、下电极131、131’间的侧面外，更会覆盖部分上、下电极131、131’与穿孔133邻近侧面电极135的部分壁面上。此后，再把各条陶瓷基板1沿横向分割线12分割成单颗的陶瓷基体13后，如图6与图7，执行电镀，以形成覆盖上、下电极131、131’与侧面电极135的端电极136，来作为导接至诸如电路板之类的其他电子装置的电极。一般电镀时，金属会于导电面上沉积。然而，如前所述，以往多电阻晶片是以沾银胶来形成侧面电极135，使沾银胶范围无法作精密有效的控制，而会形成于穿孔133邻近侧面电极135的部分壁面上，致使端电极136电镀过程中，金属除沉积于上、下电极131、131’与侧面电极135外，更会沉积于穿孔133的壁面上，使得端电极136的形状会侧向朝穿孔133部分延伸而形成类似香菇头状。如此，端电极136也会成长于穿孔133的壁面上，致使相邻端电极136间的间隔距离缩小，于两相邻端电极136间传输资料容易发生串音(cross talk)情况，而无法正常工作。又，随著电子元件的微小化趋势，诸如多电阻晶片之类的多电路元件晶片也不可避免的体积微小化，使得多电路元件晶片上的各构件的体积也随之缩小，如此让端电极136的尺寸缩小而易断，且两端电极136间的穿孔133尺寸也随之缩小至逼近绝缘距离，指不会产生串音的绝缘距离。然而，以往多电阻晶片的端电极136形成过程中，金属层又会侧向朝穿孔133部分延伸，有限穿孔133间距又缩小，导致不良品的发生机率又提高。
技术实现思路
因此，本案专利技术人思及改变穿孔位置于上、下电极上并于陶瓷基板未分割成以溅镀方式来形成侧面电极，以避免两电极间的侧面沉积金属，进而确保端电极电镀时，两端电极间的距离不会随端电极的形成的下降，进而解决前述问题。本专利技术的一目的在于提供一种可提高产品良率的具凹陷端电极多电路元件晶片的制造方法及其成品。本专利技术的又一目的在于提供一种保持两电极间的距离的具凹陷端电极多电路元件晶片的制造方法及其成品。本专利技术的再一目的在于提供一种有效避免短路与串音发生的具凹陷端电极多电路元件晶片的制造方法及其成品。于是，本专利技术具凹陷端电极多电路元件晶片的制造方法，包含以下步骤 (A)提供一基板，该基板上延伸复数条横向分割线与复数条纵向分割线，以区隔成复数个基体，各该基体的上表面由左而右并列间隔地延伸数条导电区块，且各该基体分别于各该导电区块的左、右两端设置一贯穿该基体的上、下表面的穿孔，该等穿孔更位于该对应分割线上；(B)于该等穿孔的壁面溅镀形成一金属膜，并形成一保护层于该等基体的上表面，以覆盖该等导电区块的中间部分且裸露该等导电区块的左右两端与该等穿孔；(C)沿该等分割线分割该基板成该等独立地基体；及(D)电镀该等基体，以于各该裸露的穿孔壁面形成一端电极。附图说明下面结合附图及实施例对本专利技术进行详细说明图1～图7是一种以往多电阻晶片的制造流程示意图；图8是本专利技术具凹陷端电极多电路元件晶片的制造方法的较佳实施例的流程图；图9是本实施例的基板的示意图；图10是沿图9中剖面线91-91’的剖视示意图；图11是本实施例中形成上、下光阻膜后的示意图；图12是图11中的基板沿剖面线92-92’的剖视示意图；图13是本实施例中形成侧面电极后的剖视示意图；图14是本实施例中移除上、下光阻膜后的剖视示意图；图15是本实施例中形成保护层的示意图；图16是图15中的基板沿剖面线93-93’的剖视示意图；图17是本实施例分割后基体的示意图；图18是本实施例形成端电极的示意图；及图19是图18的基体沿剖面线94-94’的剖视示意图。具体实施例方式为避免以往问题，本专利技术具凹陷端电极多电路元件晶片的制造方法改于穿孔处形成电极，并于形成侧面电极时，遮蔽两电极间的侧壁面使其未裸露，自无法于后续电镀端电极时沉积金属，进而可确保电极间的绝缘距离。在下文中，配合图8来说明本实施例中制造多电路元件晶片的方法。首先，在步骤21中提供一基板3。如图9与图10，基板3的上表面延伸复数条纵向分割线31与复数条与纵向分割线31正交的横向分割线32，以分隔成复数个呈矩阵排列的基体4。各基体4的上表面并列布设复数个导电区块，各导电区块含两个间隔地位于基体4的上表面两端的上电极41与一桥接两上电极41的导电薄膜42。本例中基板3是一陶瓷基板，而导电薄膜42是电阻膜。又，各基体4的下表面与上电极41相对的位置也形成有下电极43，以使多电路元件晶片可以表面黏着(SMT)方式导接至其他电子装置上。再者，陶瓷基板3上也贯穿设有多数穿孔33，但是有别于以往设置位置，本实施例中穿孔33设置于各导电区块的两端，指位于上、下电极11间。此外，本例的陶瓷基板3的外周围更会预留一定距离，致使即使排列于陶瓷基板3外周围的基体4的预设边界也会与陶瓷基板4的周侧间隔一段距离。其后，为了形成侧面电极，先于步骤22中，如图11与图12，分别在基板3的上、下表面经光阻涂布或光阻平贴、曝光、显影，以形成的一上光阻膜44与一下光阻膜45。上、下光阻膜44、45是分别覆盖基板3的对应表面，仅令上、下表面中各穿孔33的周围部分裸露，指各电极41、43邻近穿孔33的部分裸露。因此，经此步骤22，基板3裸露部分只剩穿孔33的壁面以及基板3上、下表面邻近穿孔33的周围部分。紧接著，在步骤23，于基板3的上、下表面进行溅镀金属，以于基板3的裸露表面形成金属膜，来作为侧面电极46。因此，如图13，作为侧面电极46的金属膜会形成于穿孔33的内壁面与上、下电极41、43中邻近穿孔33裸露部分上。本例中，侧电电极46于穿孔33壁面的厚度约为1000及于基板3的上、下表面邻近穿孔33的部分的厚度约为5000，及溅镀的材质可为镍镉合金、镍铜合金、钛钨合金及铜中的任一种。在侧面电极46形成后，于步骤24中，如图14，移除不再需要的上、下光阻层44、45。紧接著，在步骤25中，如图15与图16，于基板3的上表面形成一保护层47，以覆盖导电薄本文档来自技高网...

【技术保护点】
一种具凹陷端电极多电路元件晶片的制造方法，其特征在于包含以下步骤：（Ａ）提供一基体，该基体的上表面由左而右地延伸复数条导电区块，各该导电区块彼此并列间隔排列，且该基体分别于各该导电区块的左、右两端形成有一贯穿该基体上、下表面的穿孔； （Ｂ）于该基体形成该等穿孔的壁面溅镀形成一金属膜，并形成一保护层于该基体的上表面，以覆盖该等导电区块的中间部分且裸露该等导电区块的左右两端与该等穿孔；（Ｃ）分别沿该基体的左、右两侧边加工，使该基体中与该等穿孔位于同一直线的左 、右侧壁面裸露；及（Ｄ）电镀该基体，以于该基体的左、右侧壁面中的各该裸露的穿孔壁面形成一端电极。

【技术特征摘要】
1.一种具凹陷端电极多电路元件晶片的制造方法，其特征在于包含以下步骤(A)提供一基体，该基体的上表面由左而右地延伸复数条导电区块，各该导电区块彼此并列间隔排列，且该基体分别于各该导电区块的左、右两端形成有一贯穿该基体上、下表面的穿孔；(B)于该基体形成该等穿孔的壁面溅镀形成一金属膜，并形成一保护层于该基体的上表面，以覆盖该等导电区块的中间部分且裸露该等导电区块的左右两端与该等穿孔；(C)分别沿该基体的左、右两侧边加工，使该基体中与该等穿孔位于同一直线的左、右侧壁面裸露；及(D)电镀该基体，以于该基体的左、右侧壁面中的各该裸露的穿孔壁面形成一端电极。2.如权利要求1所述的制造方法，其特征在于该步骤(B)具有以下子步骤(B-1)形成一覆盖该基体的上表面并令该等导电区块的左、右两端与对应穿孔裸露的上光阻膜及一覆盖该基体的下表面并令该等穿孔裸露的下光阻膜；(B-2)于该基体上、下两表面溅镀，以令该等穿孔内壁面形成该金属膜；及(B-3)移除该上光阻膜与该下光阻膜。3.如权利要求2所述的制造方法，其特征在于该步骤(A)中，各该导电区块含有两间隔地形成于该基体的左、右两端的上电极与一桥接该等上电极的导电薄膜，而在该子步骤(B-1)中，该上光阻膜覆盖是该等导电薄膜并令该等上电极邻近穿孔部分裸露。4.如权利要求3所述的制造方法，其特征在于该步骤(A)中，该基体于下表面对应该等上电极位置更形成复数个下电极，而在该子步骤(B-1)中该下光阻膜是令该等下电极邻近穿孔部分裸露。5.如权利要求4所述的制造方法，其特征在于各该端电极是位于该对应穿孔的壁面、上电极与下电极上。6.如权利要求3所述的造方法，其特征在于各该导电薄膜是一电阻膜。7.如权利要求1所述的制造方法，其特征在于该基体是一陶瓷基体。8.如权利要求1所述的制造方法，其特征在于该步骤(B)中该金属膜的材质为镍镉合金、镍铜合金、钛钨合金及铜中的任一种。9.一种具凹陷端电极多电路元件晶片，其特征在于包括一基体，具有一上表面、一下表面、一左侧壁及一右侧壁，该上表面上设置有复数条左右延伸且彼此间隔并列的导电区块，且该左右侧壁分别形成有复数个沿上下方向延伸并分别对应各该导电区块的凹陷部；一金属膜，溅镀形成于该基体形成有该等凹陷部的壁面上；一保护层，覆盖于该基体的上表面的该等导电区块的中间部分并令该等导电区块的左、右端裸露；及复数个端电极...

【专利技术属性】
技术研发人员：凌溢骏，江财宝，
申请(专利权)人：大毅科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]