衬底内的电连接制造技术

本发明专利技术涉及一种在导电或半导电衬底第一（顶部）和第二（底部）表面之间形成电连接线的方法。它包括在第一表面内形成沟槽，并建立与该沟槽界定的衬底部分完全分离的绝缘包围区。本发明专利技术还涉及可用作制造微电子和／或微机械器件初始衬底的产品，包括半导体或导电材料的平衬底，并具有第一和第二表面及至少一个贯穿该衬底的导电元件。此导电元件被有限的绝缘材料层与平衬底周围的材料隔开，且包含和衬底相同的材料，即它是由晶片材料制成的。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总的说与半导体
有关，具体而言，是关于制造产品的一种方法，这种产品可用作制造许多类半导体器件的初始衬底。本专利技术还涉及到这种产品。
技术介绍
在半导体工业(广义而言包括微电子学、微型光学和微机械)的许多应用中，往往需要在制造半导体器件(如传感器、微镜阵列等)的半导体晶片(如硅晶片)的两面上制作元件。在以前的封装和互联这类器件的技术中普遍使用丝焊方法。但是，丝焊法不太经济，而且对于需要许多互联线的器件(如阵列器件)，根本就不可能把这些线固定。因此，在过去十年中广泛采用电子元件的倒装芯片安装法而不需要丝焊，以简化尾端封装/互联过程，改善质量并降低成本。不过，倒装芯片焊接连接器件时“前面”是朝下的。而这对于MEMS(MEMS＝微机电系统)器件(如传感器和微镜)而言在大多数情况下是不可能的，这时要求前面朝上。这方面的其它技术是以在贯穿晶片的孔内提供金属化部分为基础，以在两个表面之间建立电接触。各种材料(即金属和晶片半导体材料)的这种混合将在可用温度和化学环境方面对元件制造中可以使用的后续过程提出限制。US-6,002,177中对一种上述这类方法作了描述。Vieux-Rochaz等人在WIPO出版物WO 01/65598A1(相当于已发表的美国专利申请书2003/0022475A1)中描述了另外一种方法。在后一文件中的方法包括在晶片的一面做上一些凹槽，各凹槽界定一些适当的封闭图形(如圆环、方形、矩形等)，用绝缘材料填充凹槽，制作与所包围区域匹配的元件，从与顶凹槽匹配的底部表面制作一些第二凹槽，用绝缘材料填充该第二凹槽，并在底部表面上制作元件，利用这样形成的电连接线按需要连接顶部和底部元件。这个过程相当复杂，而且此出版物并未说明如何制造包含贯通的电连线(通路)的平板，以及是否可用作半导体应用中通常适用的起始衬底。
技术实现思路
因此，本专利技术的目的是提供一种制作半导体制造应用中通用起始衬底的方法，它可以充分利用此领域内的通用工艺技术而对工艺参数没有任何限制。这个目的可以利用权利要求1的方法来实现。因此要提供一种使导电或半导电衬底的第一(顶部)和第二(底部)表面之间形成电连接的方法，这包括在第一表面内制作沟槽，建立绝缘的封闭区，该封闭区将由该沟槽界定的一部分衬底与此周围的衬底材料完全分离，但将此分离部分的顶部和底部表面暴露在外。在本专利技术的另一方面，提供了一种用于半导体制造应用的平板产品，它包括导电或半导电材料晶片，而且具有明确的贯通电连线(通路)限定的井状物。权利要求14对这种产品作了界定。带贯通晶片的电互联通路的本专利技术可以作“倒装芯片封装”而不需要让前面向下倒置，因为倒装芯片安装的焊料块可以置于(MEMS)器件的背面。附图说明下面将参照各附图对本专利技术进行说明，其中图1a是具有本专利技术的通路的晶片的透视示意图；图1b是图1a所示晶片的剖面示意图；图2a表示晶片在处理前的剖面图；图2b以剖面图示出带沟槽的晶片；图2c表示沟槽用氧化物填充的晶片；图2d表示沟槽通过氧化和淀积填充的实施例；图2e表示具有窄开口的沟槽；图3表示沟槽的各种可能形状；图4a表示按本专利技术方法的另一实施例；图4b表示按本专利技术另一实施例制成的晶片剖面；图5a表示按本专利技术制造通路方法的另一实施例；图5b表示按图5A方法的结果；图6表示按本专利技术进行通路的掺杂； 图7表示以前的器件；图8的剖面表示刻蚀有异常；图9a的剖面表示该异常已被修复；图9b表示一个沟槽阵列；图10表示按本专利技术的一个矩形通路；图11表示按本专利技术的一个实施例进行双重刻蚀制成的圆形通路；图12表示制造MEMS器件的工艺顺序，此器件的贯通连线终止于一个腔体；图13表示与图12类似的一个过程，但初始材料是一个SOI晶片。具体实施例方式本专利技术最主要的形式示于图1a和1b(图不按比例)。它包含一个导电或半导体材料晶片10，形成一个适于制造各种各样微电子器件，和/或微机械器件，和/或微光学器件的衬底，要求在晶片的两面都有元件，如传感器、微镜阵列、微光学元件(如激光器等)。本专利技术的特征是有许多通路12(即电贯通连接)，从晶片10的顶面14伸到底面16。按照本专利技术的方法，各通路由与晶片相同的材料制成，也就是说，它们是由晶片本身制成的。因此，对于实际的电连接不需采用任何辅助材料。为了按电绝缘方式将通路12与本体13分开，按本专利技术在本体13和通路12之间引入一种氧化物材料15。下面会更详细说明这种方法。由于只采用“原本晶片”，也即制作通路时使用晶片本身的材料，以所需结构提供通路的晶片，就温度、化学环境、压力等而言，可以经受和“原本晶片”一样的在半导体领域内所使用的所有工艺步骤。以前包含金属化部分的器件(即制造半导体电路的起始晶片)不可能按同样的多变方式处理，因为金属化受不了过高的温度，或经常用在刻蚀中的化学试剂，以及制造所需电路或微机械结构所要求的其它处理。按本专利技术的晶片的另一个优点是很平，其表面粗糙度很小，达到镜面状态。所谓“原本晶片”或“原本晶片材料”表示是原来晶片本身的材料。因此，“辅助材料”可以是任何加在结构中的材料，例如为了连接目的的金属填料等。“晶片”表示一种普通衬底，它可用作MEMS等应用中的初始材料。它不一定是完全平的，而可以制成一些预定的结构，例如通过某种处理在制造晶片的材料上所作的某种处理所产生的凹陷或其它局部要素或结构。在示于图2a-2c的本专利技术第一实施例(表示在不同处理步骤中的晶片剖面；不按比例)中，通路是在一个包含两个普通步骤的工艺中制造的，即制作沟槽和在凹槽中引入绝缘材料，以及根据需要至少部分用氧化物填充沟槽。初始材料是一个导电或半导体晶片20(图2a)，适宜的是一种厚度为500μm的硅晶片(虽然对所用材料没有特殊限制)，尽管厚度可以在300μm至1000μm内变化。根据不同的尺寸和用途，大部分商用硅(或其它半导体)晶片的厚度约300-1000μm。但本专利技术可采用的晶片厚度为200-5000μm，300-3000μm更好，最好是400-1000μm。第一个通用步骤是开沟槽21，即环绕顶表面一部分的窄条凹陷。此沟槽可以利用刻蚀或激光加工或EDM(放电加工)等方法制成。沟槽可以通过在晶片上提供一个光刻掩模22(图2b)来形成，本专利技术并不涉及这部分内容。选定所用材料后，设计并使用合适的掩模和刻蚀方法是本领域技术人员已知的。因此这里不对掩模的提供作详细讨论。建议采用能产生高深宽比的任何刻蚀方法来制作沟槽，如DRIE(干法反应离子刻蚀)，电化学HF刻蚀等。沟槽的宽度应小于20μm，在4-15μm更好，最合适是6-12μm。因此，绝缘材料层的厚度为1-20μm，典型厚度为6-12μm。若晶片厚度为500μm，则沟槽的适宜深度是约200-490μm，300-400μm更好。沟槽的适宜深度是其厚度的50％至100％。在100％穿透的情况下，表面需要有一薄氧化物层存在，以保持所形成的“填料”。利用本专利技术的方法时，各电连接线之间的节距(中心-中心距)可以小至10μm，典型的是50-100μm。如果在底表面上有一薄氧化物层，则刻蚀一路通过晶片直至到达氧化物，后者作为一个刻蚀阻挡层。因此通路，即圆柱形填充物(在圆柱形刻蚀沟槽的情况下)将被氧化物所支持，而且不会脱落。被沟槽包围的部分本文档来自技高网...

【技术保护点】
一种在导电或半导电晶片的第一（１４）（顶部）表面和第二（１６）（底部）表面之间制造绝缘的电连接线的方法，包括：　　　　在第一表面内形成沟槽；　　　　建立绝缘包围区，它将由沟槽界定的该晶片一部分完全与周围的晶片材料分开，而同时将该分离部分的顶部和底部表面暴露在外。

【技术特征摘要】
【国外来华专利技术】SE 2003-3-21 0300784-61.一种在导电或半导电晶片的第一(14)(顶部)表面和第二(16)(底部)表面之间制造绝缘的电连接线的方法，包括在第一表面内形成沟槽；建立绝缘包围区，它将由沟槽界定的该晶片一部分完全与周围的晶片材料分开，而同时将该分离部分的顶部和底部表面暴露在外。2.如权利要求1所述的方法，其中沟槽是由闭合环形式的图形界定的，该环包围晶片的一部分但不穿过晶片；且其中的绝缘包围区是通过减薄底表面而暴露沟槽中的绝缘材料建立的。3.如权利要求2所述的方法，其中减薄是在所述表面上有选择地进行的，以在该表面内产生至少一个凹陷，从而至少一个凹陷使电连接线显示出来。4.如权利要求1所述的方法，其中沟槽是由呈具有起点和终点的线形式并穿过衬底的图形界定的；且绝缘包围区是通过形成第二沟槽并接着用绝缘材料填充第二沟槽而建立的，该第二沟槽与第一沟槽互补并穿过晶片以界定闭合环形式的图形。5.如权利要求1所述的方法，其中沟槽是由闭合环形式的图形界定的，该环包围晶片的一部分但不穿过晶片；且其中绝缘包围区是通过从底面形成与第一沟槽匹配的第二沟槽并接着用绝缘材料填充第二沟槽而建立的。6.如上述任意一项权利要求所述的方法，其中各沟槽是通过刻蚀过程形成的。7.如上述任意一项权利要求所述的方法，其中各沟槽是通过激光加工过程形成的。8.如上述任意一条权利要求所述的方法，其中各沟槽是通过放电加工过程形成的。9.如上述任意一条权利要求所述的方法，其中绝缘材料被引入沟槽内。10.如权利要求9所述的方法，其中各沟槽至少被绝缘材料部分填充。11.一种在晶片第一和第二表面之间制作绝缘电连线的方法，包括提供适当的导电或半导电材料的晶片；在该晶片内从至少一个表面刻蚀至少一个沟槽，该沟槽完全包围晶片的一部分；用绝缘材料填充该沟槽，从而形成穿过晶片的绝缘电连接线。12.一种在晶片第一和第二表面之间制作绝缘电连线的方法，包括提供适当导电或半导电材料的晶片；从第一表面刻蚀至少一个沟槽，该沟槽完全包围晶片的一部分；用绝缘材料填充该沟槽；以及从第二表面减薄...

【专利技术属性】
技术研发人员：E凯尔维斯滕，T埃贝福斯，N斯维丁，P朗斯滕，T胡陶亚，
申请(专利权)人：西雷克斯微系统股份有限公司，
类型：发明
国别省市：SE[瑞典]