形成半导体结构的方法技术

多个垂直取向半导体器件（１１１，１１２，１１３）被相互物理上分离，并且未设置在同一半导体主体或半导体衬底上。可以将器件（１１１，１１２，１１３）添加到单独制造的衬底（１０３），作为包括几个掺杂半导体区的薄层，这些器件在贴合以后又被刻蚀以产生各掺杂层叠结构。另选地，可以在贴合到衬底（１０３）之前制造这些器件（１１１，１１２，１１３）。所述掺杂层叠结构可以形成二极管、电容器以及晶体管器件的基础，其中，可层叠的附加层可以包括互联线（１３２）。

【技术实现步骤摘要】
【国外来华专利技术】三维集成电路结构及其制造方法
本专利技术总体上涉及三维集成电路(IC)结构及其制造方法，更具体地，涉及将半导体衬底与其中已制作有各种有源和/或无源器件的薄附加(add-on)半导体层进行组合。
技术介绍
如图1所示，现有技术3-D IC可称为“混合IC”。常规混合IC实现方法典型地包括以下步骤：设置第一IC，其包括基础半导体衬底201和介质层202；设置第二IC，其也包括基础半导体衬底203和介质层204；层叠并接合这些IC或单独芯片；以及实现如在美国专利6,600,173中示出的穿透半导体衬底的深通孔255，或者设置如在美国专利6,355,501中示出的微凸点(bump)。继续参照图1，注意到在层叠半导体衬底203中的器件通常由设置在衬底203上方的介质层204中的互连线来连接。类似地，使用设置在层叠衬底203下方的介质层202中的互连线来连接基础衬底201中的器件。可以看到，层叠衬底203中的器件没有底部电极，而是具有来自顶部的接触部。常规实现需要接合晶片或芯片对准标记。晶片对准标记不同于光处理中使用的对准标记。因此，在3-D IC中使用的“混合IC技术”被认为是另一类型的多芯片封装(MCP)。“混合IC技术”的主要目的是减少在封装互连中使用的互连线，以便于高速器件操作。继续参照图1，现有技术3-D IC的实现典型地特征如下：通过单独处理来实现各IC层；接合并层叠每个IC以形成3-D IC；每个IC层具有分别保持器件(例如，211，212)的半导体衬底(例如，201，203)。而且通常器件共用电公共衬底241、242或阱243。应当注意，尽管使用SOI-->的常规实现没有电公共衬底，但这种实现却具有物理公共半导体衬底。另外，常规实现层叠IC仅在各层叠IC中的器件上方具有介质层、互连线以及通孔。在另一常规方法中，通过例如使用激光熔融设置在介质层上的多晶或非晶半导体层来形成单晶半导体层。接着使用由多晶或非晶层形成的单晶半导体层，来形成器件。在又一常规方法中，在介质层上该介质层具有连通到下层单晶层的部分暴露孔的位置处生长单晶外延层。然而，上述的激光再结晶和外延工艺都有缺点，如需要高温操作，这与许多半导体器件需要的低温处理相矛盾；此外，按这种方式形成的单晶半导体层还具有许多缺陷，因此这些方法未被广泛使用。
技术实现思路
简要地说，可把多个垂直取向的半导体器件添加到包括电器件和/或互连的单独制造的衬底。该多个垂直取向的半导体器件相互物理分离，从而未被设置在同一半导体主体或半导体衬底内。在本专利技术的一个方面中，把多个垂直取向的半导体器件添加到单独制造的衬底，作为包括几个掺杂半导体区的薄层，这些掺杂半导体区在接合至衬底后，被刻蚀以产生单独的掺杂叠层结构。在本专利技术的其它实施例中，可在接合至单独制造的衬底之前制造多个垂直取向的半导体器件。在本专利技术的另一方面中，掺杂叠层结构可以形成多种类型的半导体器件的基础，该多种类型的半导体器件包括但不限于二极管、电容器、n型MOSFET、p型MOSFET、双极晶体管，以及浮置栅极晶体管。在本专利技术的另一方面中，可以在用于结合单独制造的衬底使用的可层叠附加层中形成铁电体存储器器件、铁磁体存储器器件、硫族化物相变化器件以及类似结构。在本专利技术的又一方面中，可层叠附加层包括电互连线的至少一个层。附图说明-->图1是根据现有技术的称为三维集成电路的层叠集成电路的横截面视图。图2是包括基础半导体衬底的本专利技术实施例的横截面视图。图3是没有基础半导体衬底的本专利技术实施例的横截面视图。图4a-4d示出了根据本专利技术的使用SOI层形成3-D IC结构的工艺流程。图5a是本专利技术实施例的横截面视图，其中，SOI层的底部不具有直接连接电极。图5b是包括多个层叠SOI层的本专利技术实施例的横截面视图。图6a-6b是本专利技术实施例的横截面视图，其具有嵌入SOI层中的水平取向而非垂直取向的器件。图7a-7c示出了根据本专利技术实施例的生产嵌入SOI层中的垂直取向器件的工艺流程，这些器件具有直接连接底部电极。图8a是包括具有平坦中部电极的垂直器件在内的本专利技术实施例的横截面视图。图8b是包括具有间隔体(spacer)中部电极的垂直器件在内的本专利技术实施例的横截面视图。图8c是包括具有延伸到相邻哑(dummy)垂直器件的间隔体中部电极的垂直器件在内的本专利技术实施例的横截面视图。图8d是包括具有延伸到垂直器件顶部的中部电极的垂直器件在内的本专利技术实施例的横截面视图。图8e是在图8d中示出结构的俯视图。图9a是包括具有用于顶部接触电极的平坦刻蚀终止层的垂直器件在内的本专利技术实施例的横截面视图。图9b是包括具有用于顶部接触电极的间隔体刻蚀终止层的垂直器件在内的本专利技术实施例的横截面视图。图10a是具有垂直取向p-n结二极管的本专利技术实施例的横截面视图。图10b是具有垂直取向肖特基二极管的本专利技术实施例的横截面视图。图10c是具有垂直取向肖特基二极管的本专利技术实施例的横截面视图，-->该垂直取向肖特基二极管具有设置在中部电极处的肖特基接触部。图11a是具有由耗尽(depletion)区形成的垂直取向电容器的本专利技术实施例的横截面视图。图11b是具有由电极间介质层形成的垂直取向电容器的本专利技术实施例的横截面视图。图12是具有垂直取向双极二极管的本专利技术实施例的横截面视图。图13a是具有垂直器件结构的本专利技术实施例的俯视图，该垂直器件结构形成具有用于多位或可变选通宽度操作的八个栅极的MOSFET。图13b是具有垂直器件的本专利技术实施例的俯视图，该垂直器件形成具有用于多位或可变选通宽度操作的四个不同大小栅极的MOSFET。图14是具有垂直取向倒相器的本专利技术实施例的横截面视图。图15a-15b示出了根据本专利技术的SRAM单元的顶部和底部布置图。图16a是具有作为SRAM单元的一部分的垂直取向闸流管的本专利技术实施例的横截面视图。图16b是在SOI层中垂直设置并串联连接有闸流管和MOSFET的本专利技术实施例的横截面视图。图17a是具有垂直DRAM单元的本专利技术实施例的横截面视图，该垂直DRAM单元具有与SOI层中的耗尽电容器和MOSFET的垂直连接。图17b是具有垂直DRAM单元的本专利技术实施例的横截面视图，该垂直DRAM单元具有与SOI层中的介质电容器和MOSFET的垂直连接。图18a是具有垂直非易失性存储器(NVM)单元的本专利技术实施例的横截面视图，该垂直NVM单元包括SOI层中的浮置栅极和控制栅极。图18b是具有垂直NVM单元的本专利技术实施例的横截面视图，该垂直NVM单元包括在SOI层中的部分覆盖沟道区的浮置栅极，和覆盖浮置栅极与沟道区剩余部分的控制栅极。图18c是具有垂直NVM单元的本专利技术实施例的横截面视图，该垂直NVM单元具有SOI层中的浮置栅极、控制栅极以及擦除栅极。图18d是具有垂直NVM单元的本专利技术实施例的横截面视图，该垂直NVM单元具有SOI层中的氧化物-氮化物-氧化物(ONO)栅极。-->图18e是具有把浮置栅极、控制栅极以及体接触部全部设置在SOI层中的垂直NVM单元的本专利技术实施例的横截面视图。图18f是在SOI层中设有八个栅极的图18a的结构的俯视图。图19a-19b示出了具有多个包含不同类型器件的块的SOI层的布置图。图20a是具有垂直NVM单元的本专利技术实本文档来自技高网...

【技术保护点】
一种形成半导体结构的方法，包括以下步骤：设置衬底，其中形成有电器件，并且在衬底上方还设有至少一个介质层和至少一个互连层；设置第一可层叠附加层，该第一可层叠附加层包括置于该第一可层叠附加层内的多个垂直取向的半导体器件，该多个垂直取向的半导体器件由介质材料互相隔开；以及把可层叠附加层接合至衬底的离衬底距离最远的一层。

【技术特征摘要】
【国外来华专利技术】KR 2003-6-24 10-2003-0040920;KR 2003-7-12 10-2003-1、一种形成半导体结构的方法，包括以下步骤：设置衬底，其中形成有电器件，并且在衬底上方还设有至少一个介质层和至少一个互连层；设置第一可层叠附加层，该第一可层叠附加层包括置于该第一可层叠附加层内的多个垂直取向的半导体器件，该多个垂直取向的半导体器件由介质材料互相隔开；以及把可层叠附加层接合至衬底的离衬底距离最远的一层。2、根据权利要求1所述的方法，其中，所述多个垂直取向的半导体器件包括至少一个n-p-n叠层。3、根据权利要求2所述的方法，还包括以下步骤：在n-p-n叠层上形成栅极介质，和在栅极介质上形成栅电极。4、根据权利要求3所述的方法，其中，将栅电极按使其至少邻近n-p-n叠层的p区的方式设置在栅极介质上以形成n型MOSFET。5、根据权利要求1所述的方法，其中，所述多个垂直取向的半导体器件包括至少一个p-n-p叠层。6、根据权利要求5所述的方法，还包括以下步骤：在p-n-p叠层上形成栅极介质，和在栅极介质上形成栅电极。7、根据权利要求6所述的方法，其中，将栅电极按使其至少邻近p-n-p叠层的n区的方式设置在栅极介质上以形成p型MOSFET。8、根据权利要求1所述的方法，其中，所述多个垂直取向的半导体器件包括至少一个浮置栅极非易失性存储器器件。9、根据权利要求8所述的方法，其中，与所述至少一个浮置栅极非易失性存储器器件相邻地设置一垂直取向的擦除栅极。10、根据权利要求1所述的方法，还包括以下步骤：在第一可层叠附加层上方接合第二可层叠附加层。-->11、一种形成可层叠附加层的方法，包括以下步骤：在第一半导体衬底中形成分离层；在分离层上方，在第一半导体衬底中形成多个掺杂区；其中，形成多个掺杂层的步骤包括以下步骤：在分离层上方，在第一半导体衬底中形成第一掺杂层，该第一掺杂层被掺杂得具有第一导电类型；在第一掺杂层上方，在第一半导体衬底中至少形成一中间掺杂层，该中间掺杂层被掺杂得具有与第一导电类型相反的第二导电类型；以及在中间掺杂层上方，在第一半导体衬底中至少形成一第三掺杂层；形成覆盖第三掺杂层的第一导电覆层；形成覆盖第一导电覆层的第...

【专利技术属性】
技术研发人员：李相润，
申请(专利权)人：飞上公司，
类型：发明
国别省市：US[美国]