半导体装置制造方法及图纸

本发明专利技术目的在于提供一种半导体装置，包括一个具有以ＳＯＩ结构绝缘分离的绝缘分离层４的ＮｃｈＭＯＳ晶体管（１）和一个用绝缘膜形成的电容器，减小硅衬底（Ｂ）的厚度来减小衬底电容量。ＮｃｈＭＯＳ晶体管（１）具有绝缘分离区域（５ａ、５ｂ）以使其成为完全耗尽型或近似的部分耗尽型。与ＮｃｈＭＯＳ晶体管（１）的栅极Ｇ连接的电极（６）和杂质扩散层（７），通过电容器（２）相连接。源极（Ｓ）与电源端子（３ａ）连接，栅极（Ｇ）与内部信号线（Ｓ１）连接，漏极（Ｄ）与内部信号线（Ｓ２）连接。ＮｃｈＭＯＳ晶体管（１）在导通／截止时，通过电容器耦合来控制衬底偏置电压。

【技术实现步骤摘要】

本专利技术涉及一种在SOI(Silicon On Insulator，绝缘体上外延硅)上制成的MIS(Metal Insulator Semiconductor，金属绝缘半导体)结构的半导体装置，特别是一种为同时实现高速运作和低漏电流的MOS(Metal OxideSemiconductor，金属氧化物半导体)等半导体装置及使用了该半导体装置的互补型MIS逻辑电路。
技术介绍
我们知道，以往为使MOS晶体管本身高速化，将半导体元件微细化而使MOS晶体管的栅极长度变短，并降低阈值电压是非常有效的办法。但是，越降低阈值电压，流过源极与漏极之间的亚阈值·漏电流就有增大的趋势，所述亚阈值·漏电流为不需要电流。因此，使这种亚阈值·漏电流不增大的各种技术被提出。例如，专利文献1(日本特开平7-211079号公报)中公开了，一种通过只在待机时才在硅衬底上施加反向偏置电压，提高MOS晶体管的阈值电压，来抑制亚阈值·漏电流的静态(static)RAM。根据这种技术，接入时提供一个接地电压VSS＝0V作为启动用晶体管的的反向偏置电压。然后，在将启动晶体管的阈值电压设成例如0.4V的情况下，待机时就提本文档来自技高网...

【技术保护点】
一种半导体装置，其ＳＯＩ结构的硅衬底上形成有绝缘分离区域，所述半导体装置包括：被所述绝缘分离区域包围而电绝缘的形成在硅衬底上的，完全耗尽型或近似的部分耗尽型ＭＩＳ晶体管；用绝缘膜形成的电容器，其中，与所述ＭＩＳ晶体管的栅极连接的电极，和通过扩散与所述硅衬底相同的杂质而在所述硅衬底内形成的杂质扩散层，通过所述电容器相连接，形成一个所述ＭＩＳ晶体管的漏极相当于集电极，所述硅衬底相当于基极，源极相当于发射极的ＢＪＴ（双极性晶体管），若相对源极的栅极电压为Ｖ↓［ＧＳ］，所述ＭＩＳ晶体管的栅极电容量为Ｃ↓［Ｇ］，所述电容器的电容量为Ｃ↓［Ｃ］，寄生电容量为Ｃ↓［Ｐ］，所述ＢＪＴ的钳位电压为Ｖ↓［Ｃ］，栅...

【技术特征摘要】
JP 2005-2-24 048877/05;JP 2005-8-24 243310/051.一种半导体装置，其SOI结构的硅衬底上形成有绝缘分离区域，所述半导体装置包括被所述绝缘分离区域包围而电绝缘的形成在硅衬底上的，完全耗尽型或近似的部分耗尽型MIS晶体管；用绝缘膜形成的电容器，其中，与所述MIS晶体管的栅极连接的电极，和通过扩散与所述硅衬底相同的杂质而在所述硅衬底内形成的杂质扩散层，通过所述电容器相连接，形成一个所述MIS晶体管的漏极相当于集电极，所述硅衬底相当于基极，源极相当于发射极的BJT(双极性晶体管)，若相对源极的栅极电压为VGS，所述MIS晶体管的栅极电容量为CG，所述电容器的电容量为CC，寄生电容量为CP，所述BJT的钳位电压为VC，栅极电位变化前的硅衬底电位为VB(I)，那么VB(I)+(CG+CC)*VGS/(CG+CC+CP)＞VC成立。2.根据权利要求1所述的半导体装置，其中，通过扩散与所述硅衬底相同的杂质而形成的杂质扩散层的杂质浓度大于或等于所述硅衬底的杂质浓度的10倍。3.根据权利要求1所述的半导体装置，其中，所述杂质扩散层被配置成围绕在所述MIS晶体管周围的状态。4.根据权利要求1所述的半导体装置，其中，所述MIS晶体管为NchMIS晶体管；所述BJT为NPN型BJT。5.一种半导体装置，其SOI结构的硅衬底上形成有绝缘分离区域，所述半导体装置包括被所述绝缘分离区域包围而电绝缘的形成在硅衬底上的，完全耗尽型或近似的部分耗尽型NchMIS晶体管；所述NchMIS晶体管的源极与所述硅衬底之间的，衬底电位控制用NchMIS晶体管，其中，所述NchMIS晶体管的栅极与所述衬底电位控制用NchMIS晶体管的栅极连接，所述NchMIS晶体管接通时，硅衬底电位与所述源极的电位为同电位。6.根据权利要求5所述的半导体装置，还包括用形成在所述硅衬底上的绝缘膜形成的电容器，其中，与所述NchMIS晶体管的栅极连接的电极，和通过扩散与所述硅衬底相同的杂质而在所述硅衬底内形成的杂质扩散层，通过所述电容器相连接。7.根据权利要求5所述的半导体装置，其中，将所述NchMIS晶体管作为逻辑电路用NchMIS晶体管的情况下，所述衬底电位控制用NchMIS晶体管的阈值电压被设成大于所述逻辑电路用NchMIS晶体管的阈值电压。8.根据权利要求5所述的半导体装置，其中，所述MIS晶体管为PchMIS晶体管，所述BJT为PNP型BJT。9.一种半导体装置，其SOI结构的硅衬底上形成有绝缘分离区域，所述半导体装置包括被所述绝缘分离区域包围而电绝缘的形成在硅衬底上的，完全耗尽型或近似的部分耗尽型PchMIS晶体管；所述PchMIS晶体管的源极与所述硅衬底之...

【专利技术属性】
技术研发人员：伊藤稔，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]