根据一个实施例，一种存储单元结构包含半导体衬底（２１０）、位于该半导体衬底上方的第一氧化硅层（２１５）、位于该第一氧化硅层上方的电荷储存层（２２０）、位于该电荷储存层上方的第二氧化硅层（２２５）、以及位于该第二氧化硅层上方的栅极层（２３０）。在该例示性实施例中，电荷储存层（２２０）包含含氢量减少的氮化硅，例如，约在０至０．５原子百分比的范围内。结果，该减少的含氢量减少了电荷储存层（２２０）内的电荷损失。电荷储存层（２２０）内减少的电荷损失的好处是减少了存储器件内的临界电压漂移、编程数据损失、以及编程能力损失，从而改善存储器件的性能。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及半导体器件领域。更特定地，本专利技术涉及半导体存储器件。
技术介绍
本领域中熟知存储器件在各式各样的电子器件及应用中用于储存数据。近来，已引进SONOS (Silicon Oxide Nitride Oxide Silicon，硅氧化物氮化物氧化物硅)类型的存储器件。SONOS类型的闪存单元包含一栅极叠层(gate stack)，该栅极叠层具有位于ONO(氧化物氮化物氧化物)叠层上方的栅极层。该栅极叠层位于半导体衬底的上方，在那里沟道区定义在该半导体衬底中的第一与第二端子区(terminalregions)之间，从而形成晶体管。该ONO叠层包含一非导电性介电层，通常为氮化硅层(“氮化物层”)，其位于两个氧化硅层之间。该氮化物层作为电荷储存媒介。此外，该氮化物层能将电荷局部储存于该氮化物层的一侧，而与储存在该氮化物层的相对一侧上的电荷无关。因此，SONOS类型的存储单元可描述成能储存两个二进制位，例如，左位与右位。用于形成ONO叠层的氮化物层的传统技术会产生许多不利于存储器件性能的负面效应。通常，氮化物层是使用具有前体的化学气相沉积(“CVD”)工艺而形成的，该前体由氢化硅(SiH4)(“硅烷”)与氨(NH3)、或二氯硅烷(SiH2Cl2)(“DCS”)与氨构成。在CVD工艺期间，是要断开氨内的氮-氢键和/或硅烷或DCS内的硅-氢键。当这些键断开时，氢原子相互反应而形成稳定的H2分子，再被吸出反应室。不过，相当多的氮-氢键和/或硅-氢键没有断开，而会留在ONO叠层的氮化物膜内。结果，所得氮化物层会含有大量的氢，通常约在1至2原子百分比的范围内。例如，在随后的编程周期期间，当高能电子注入到氮化物层中时，氮化物层内的高含氢量是不利的。这些电子可断开氮化物层内的氮-氢键和/或硅-氢键，从而释放出大量氢原子(“氢自由基(nitrogen radicals)”)。氮化物层内有氢自由基会造成氮化物层内的电荷损失，导致出现像存储单元的临界电压漂移这一类的负面效应，致使存储器件的行为无法预测。此外，氮化物层内的电荷损失可进一步造成存储单元内编程数据和/或编程能力的损失。氢自由基也可迁移至邻近的氧化物层中，诸如ONO叠层的顶层与底层，而进一步降低器件性能。这些负面效应造成存储器件的性能不良。因此，本领域中亟须一种存储单元结构以及用于制造存储单元结构的方法，该存储单元结构具有电荷损失显著减少的氮化物层。
技术实现思路
本专利技术提供一种。本专利技术是针对且解决了本领域中对存储单元结构的需要，该存储单元结构导致减小的临界电压漂移、减少的编程数据损失、减少的编程能力损失、以及减少的器件降级。根据一例示性实施例，该存储单元结构包含半导体衬底、位于该半导体衬底上方的第一氧化硅层、位于该第一氧化硅层上方的电荷储存层、位于该电荷储存层上方的第二氧化硅层、以及位于该第二氧化硅层上方的栅极层。在该例示性实施例中，电荷储存层包含含氢量减少(例如，约在0至0.5原子百分比的范围内)的氮化硅。该减少的含氢量对应于减少的氢自由基含量(其因随后编程操作而可在电荷储存层内释放出)。结果，电荷储存层内减少的含氢量即减少了该电荷储存层内的电荷损失。电荷储存层内电荷损失减少的好处有减小存储器件内的临界电压漂移、编程数据损失、以及编程能力损失，从而改善存储器件的性能。含氢量减少进一步对应于氢迁移至邻近层减少。该第一氧化硅层、电荷储存层、第二氧化硅层、以及栅极层形成具有侧壁的栅极叠层。根据一例示性实施例，该存储单元结构进一步包含邻接于该栅极叠层侧壁的间隔体(spacers)。在这个特定实施例中，每一间隔体都包含含氢量减少的氮化硅。好处是，间隔体内减少的含氢量即减少了电荷储存层内的电荷损失以及减少了氢迁移至邻近层中，从而进一步改善存储器件性能。根据另一例示性实施例，电荷储存层能储存两个位，例如，当该存储单元结构用于SONOS类型的存储器件中时。在另一实施例中，本专利技术是一种用于制造上述结构的方法。在阅读了以下详细说明及附图之后，本专利技术的其它特征与优点对于本领域的技术人员而言会变得更显而易见。附图说明图1显示了根据本专利技术一实施例具有电荷损失显著减少的氮化物层的例示性存储单元结构。图2显示了根据本专利技术一实施例具有电荷损失显著减少的氮化物层与氮化物间隔体的例示性存储单元结构。图3显示了用于根据本专利技术一实施例制造存储单元结构的例示性流程图。图4显示了用于根据本专利技术一实施例制造氮化物层的例示性流程图。具体实施例方式本专利技术致力于一种。以下描述包含关于本专利技术实施的特定信息。本领域的技术人员会意识到，可用不同于本申请中所特定描述的方式来实施本专利技术。此外，本专利技术的某些特定细节没有予以描述，以免使本专利技术不清楚。本申请中的附图及其随附的详细说明只是针对本专利技术的例示性实施例。为保持简洁，本专利技术的其它实施例并未在本申请中加以特别描述且并未由附图特别示意。图1显示了根据本专利技术一实施例的例示性存储单元结构100。相比于已知的存储单元结构，存储单元结构100的氮化物层120具有显著减少的电荷损失，这导致显著改善存储器件的性能，对此以下将有更详尽的描述。存储单元结构100可用于例如SONOS类型的存储器件中。例如，存储单元结构100可用来在存储单元内的分隔开位置处储存两个独立的位以实现高密度闪存器件，诸如Advanced Micro Devices，Inc.(AMD)MirrorBitTM存储器件。存储单元结构100包含硅衬底110，其中，端子区112与端子区114越过沟道区116而彼此相对形成。在SONOS类型的存储器件中，在某些操作期间，例如在写入、读取、或擦除第一位时，端子区112可被配置成漏极端子，而端子区114可被配置成源极区。在其它操作期间，例如在写入、读取、或擦除第二位时，端子区114可被配置成漏极端子，而端子区112可被配置成源极区。如图1所示，存储单元结构100包含位于衬底110上方的栅极叠层118以形成晶体管。栅极叠层118包含ONO叠层105以及位于ONO叠层105上方的栅极层130。ONO叠层105的第一氧化物层115包含氧化硅(SiO2)(“氧化物”)，且位于衬底110的沟道区116上方。氮化物层120位于第一氧化物层115的上方，并用作存储单元结构100的电荷储存层。氮化物层120包含含氢量显著减少的独特氮化硅(Si3N4)层。例如，氮化物层120内的含氢量可在约0至0.5原子百分比的范围内，这对于含氢量约1至2原子百分比的传统氮化物层而言是显著的含氢量减少。如以下结合图3与图4的说明，使用了一种独特的制造方法来实现氮化物层120内减少的含氢量。ONO叠层105的第二氧化物层125也包含氧化物，且位于氮化物层120的上方。栅极层130位于第二氧化物层125的上方。由于氮化物层120内含氢量减少，所以在随后编程操作期间氮化物层120内可释放出的氢自由基的数量极大地减少。结果，氮化物层120内的电荷损失显著减少。好处是，氮化物层120内电荷损失的减少得以减小了所得存储单元结构100的临界电压漂移。此外，氮化物层120内电荷损失的减少导致存储单元结构100内编程数据损失的可能性减小以及编程能力损失的可能性减小。另一好处是，氮化物层120内含氢量的减少进一步减少本文档来自技高网...
【技术保护点】
一种用于制造存储单元结构的方法，所述方法包含：提供（３１０）半导体衬底；在所述半导体衬底上形成（３１５）第一氧化硅层；提供（３２０）前体，所述前体包含硅烷与反应性氮的组合；在ＣＶＤ工艺中使用所述前体在所述第一 氧化硅层上形成（３２０）所述氮化硅层。
【技术特征摘要】
【国外来华专利技术】US 2003-9-4 10/655,1791.一种用于制造存储单元结构的方法，所述方法包含提供(310)半导体衬底；在所述半导体衬底上形成(315)第一氧化硅层；提供(320)前体，所述前体包含硅烷与反应性氮的组合；在CVD工艺中使用所述前体在所述第一氧化硅层上形成(320)所述氮化硅层。2.如权利要求1所述的方法，进一步包含在氧或氧化亚氮的气氛中将所述氮化硅层退火(420)。3.如权利要求1所述的方法，进一步包含在所述氮化硅层上形成(325)第二氧化硅层；以及在所述第二氧化硅层上形成(330)栅极层。4.如权利要求1所述的方法，其中所述反应性氮包含氮自由基。5.一种存储单元结构，包含半导体衬底(210)、位于所述半导体衬底(210)上方的第一氧化硅层(215)、位于所述第一氧化硅层(215)上的电荷储存层(220)、位于所述电荷储存层(220)上的第二氧化硅层(225)、位于所述第二氧化硅层(225)上方的栅极层(230)，所述存储单元结构的特征在于所述电荷储...
【专利技术属性】
技术研发人员：GJ克拉思，RB克拉克弗尔普斯，JS杰翁，H钟，A哈利耶尔，MT拉姆斯贝，RB小奥格尔，KT张，W李，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。