【技术实现步骤摘要】
本专利技术涉及用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管。
技术介绍
尽管原理上可以应用到任何集成电路,下述的专利技术和下述的问题将参照硅技术中的集成存储电路进行说明。美国专利出版物2005/0042833A1公开了一种制造包括凹陷沟道晶体管的集成电路装置的方法。所述方法包括以下步骤通过在集成电路衬底上形成沟槽器件隔离区域而限定有源区;在暴露有源区的沟道子区域和与沟道子区域相邻的沟槽器件隔离区域的集成衬底上形成掩模图案;蚀刻沟槽器件隔离区域,所述沟槽器件隔离区域通过掩模图案暴露以使用掩模图案作为蚀刻掩模凹陷到第一深度;蚀刻沟道子区域,以使用掩模图案作为蚀刻掩模形成比第一深度更深的第二深度的栅极沟槽;和形成填充栅极沟槽的凹陷栅极。图15显示了作为本专利技术所要解决的潜在问题的示例的凹陷沟道阵列晶体管的几何形状布置的示意平面图。在图15中,显示了凹陷沟道阵列晶体管的有源区RT和隔离区的示意平面图。图15的平面图的两个截面分别用A-A’、B-B’指示。图15A、7B分别显示了作为本专利技术所要解决的潜在问题的示例的用于凹陷沟道阵列晶体管的制造方法和对应凹陷沟道阵列晶体管的沿着图15的线A-A’、B-B’的两个不同的示意截面。图15A显示了平行于电流方向的截面,而图15B显示了垂直于电流方向的截面。在图15A中,参考符号1指示硅半导体衬底。填充有二氧化硅的隔离沟槽IT设置在硅半导体衬底1内。在半导体单元中间具有沟槽5,所述沟槽5在流方向上填充有由多晶硅制造的栅极电极30。在沟槽壁上未示出的是由二氧化硅形成的栅极介电层20。源极区40和漏极区50 ...
【技术保护点】
一种用于凹陷沟道阵列晶体管的制造方法,包括:提供第一导电型的半导体衬底,至少在垂直于凹陷沟道阵列晶体管的电流方向上具有与用于凹陷沟道阵列晶体管的形成区域相邻的绝缘沟槽,所述绝缘沟槽填充有绝缘材料;在半导体衬底的表面上形成牺牲 层;提供在第一方向上延伸并在形成区域的一部分内暴露至少所述衬底的牺牲层开口;使用牺牲层开口作为掩模开口在衬底中蚀刻沟槽,所述沟槽在至少第二绝缘沟槽之间在第一方向上延伸;可选地蚀刻绝缘沟槽,用于在第一方向上使得沟槽变宽 ,并用于在绝缘沟槽内提供与所述衬底相邻并在沟槽的底部之下延伸的钻蚀区域;在沟槽内的衬底上形成栅极介电层;在栅极介电层上、沟槽内提供栅极电极,所述栅极电极延伸到与牺牲层相同的上表面;移除牺牲层;沿着衬底上的栅极 电极形成自调整第一绝缘隔板;和通过将第二导电型的杂质使用第一隔板作为掩模引入至形成区域内的衬底的被暴露的部分而形成源极区和漏极区。
【技术特征摘要】
US 2005-4-14 11/105,5801.一种用于凹陷沟道阵列晶体管的制造方法,包括提供第一导电型的半导体衬底,至少在垂直于凹陷沟道阵列晶体管的电流方向上具有与用于凹陷沟道阵列晶体管的形成区域相邻的绝缘沟槽,所述绝缘沟槽填充有绝缘材料;在半导体衬底的表面上形成牺牲层;提供在第一方向上延伸并在形成区域的一部分内暴露至少所述衬底的牺牲层开口;使用牺牲层开口作为掩模开口在衬底中蚀刻沟槽,所述沟槽在至少第二绝缘沟槽之间在第一方向上延伸;可选地蚀刻绝缘沟槽,用于在第一方向上使得沟槽变宽,并用于在绝缘沟槽内提供与所述衬底相邻并在沟槽的底部之下延伸的钻蚀区域;在沟槽内的衬底上形成栅极介电层;在栅极介电层上、沟槽内提供栅极电极,所述栅极电极延伸到与牺牲层相同的上表面;移除牺牲层;沿着衬底上的栅极电极形成自调整第一绝缘隔板;和通过将第二导电型的杂质使用第一隔板作为掩模引入至形成区域内的衬底的被暴露的部分而形成源极区和漏极区。2.根据权利要求1所述的制造方法,其中,在第一方向上延伸的牺牲层开口暴露至少一部分绝缘沟槽,并且所述绝缘沟槽与沟槽同时蚀刻。3.根据权利要求1所述的制造方法,其中,与用于凹陷沟道阵列晶体管的形成区域相邻的填充绝缘沟槽也设置在平行于凹陷沟道阵列晶体管的电流方向的第二方向上。4.根据权利要求1所述的制造方法,其中,沟槽的蚀刻和绝缘沟槽的蚀刻相对彼此可选地执行。5.根据权利要求1所述的制造方法,其中,额外的硬掩模被用于将牺牲层开口和沟槽蚀刻到衬底中。6.根据权利要求5所述的制造方法,其中,牺牲层在形成绝缘沟槽之前沉积。7.根据权利要求1所述的制造方法,其中,还包括在栅极电...
【专利技术属性】
技术研发人员:里夏德约翰内森卢伊肯,汉斯彼德莫尔,马丁波普,帝尔施洛瑟,亚历山大塞克,斯蒂芬斯莱斯塞克,马克斯查瑟,罗尔夫韦兹,
申请(专利权)人:印芬龙科技股份有限公司,
类型:发明
国别省市:DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。