交替式相位移光掩模及解决其相位冲突的方法技术

本发明专利技术揭示一种解决交替式相位移光掩模的相位冲突的方法及交替式相位移光掩模，特征在于使交替式相位移光掩模中在配置上遇到的相位冲突区域中的一不透光区域中具有一透光狭缝区，并使透光狭缝区与此不透光区域两旁的透光区域具有相位差，而解决相位冲突的问题。

【技术实现步骤摘要】

本专利技术涉及一种光掩模，特别是涉及一种。
技术介绍
在集成电路工艺中，光刻工艺(lithographic process)早已成为一不可或缺的技术。交替式相位移光掩模(alternating phase shift mask，APSM)可说是下一世代光刻工艺中主要的分辨率增强技术之一。请参考图1，图1为现有交替式相位移光掩模10的结构示意图。图1所显示的交替式相位移光掩模10包含有一由铬膜(chrome)构成的不透光区域12，并且不透光区域12的两侧分别为石英(quartz)所构成的透光区域14以及透光区域16，其中透光区域14的厚度约较透光区域16的厚度少2280埃，因此使得穿透透光区域14的光线相对于穿透透光区域16的光线存在有180度的相位差(phase shift)并且造成一破坏性干涉(destructive interference)，进而使得进行一光刻工艺时位于交替式相光掩模10的不透光区域12下方的光致抗蚀剂层不会被曝光。然而交替式相位移光掩模技术在处理相位的设定时，容易遇到相位冲突(phase conflict)的问题。当一线路的布局图形，同时在图形中具有一组偶数条及一组奇数条参差线形时，曝光工艺中使用的对应交替式相位移光掩模往往发生相位冲突的问题。例如图2所显示的现有的交替式相位移光掩模20，其中不透光区域26为线形图案，位于具有交替相位的透光区域22(180°)与24(0°)之间，能有良好的曝光结果。然而，对于不透光区域28所在处，按照现有交替式相位移光掩模的相位交替的设计，两旁相邻的透光区域24会发生相位冲突(phase conflict)的问题，无法形成相位交替的排列。一已知的解决方式是将光掩模图形分为偶数条线形区域32与奇数条线形区域34，此二区域分别使用个自适合的交替式相位移图形，因此同一交替式相位移光掩模中有不同的二个区域的设计。然而，于曝光后，由于使用具有二个区域图形的光掩模的关系，在曝光所得的图形交界处，会发生暗线，需要第二次的曝光工艺，再使用另一光掩模，以将暗线去除，工艺相对繁琐。另外，Akio Misaka等人发表过“任意图形皆可使用的相位移光掩模的超分辨率增强方法(Super-resolution enhancement method with phase-shiftingmask available for random patterns)”一文(刊于2002 Symposium On VLSITechnology Digest of Technical Papers第200至201页)，叙述使用中央线相位移光掩模(centerline phase-shifting mask，CL-PSM)以增强分辨率，如图3所显示的CL-PSM结构增强线图形的影像的原理。L是铬光掩模的线宽，W是位移器的孔径宽。Ic(L)是位于线图形(line pattern)中心位置的光强度，强度随着线宽L的减少而增加。因此，空间成像(aerial image)的对比(contrast)，于细微的线图形的情形下，会减少。Io(W)是位于相位移孔径(phase shiftingaperture)中心处的光强度。使线图形与相位移孔径的设计迭合，当Io(W)＝Ic(L)时，对比将达到最大值。当对比降低时，可控制相位移孔径的宽度以补偿此对比。Akio Misaka发现使用CL-PSM所增加的聚焦深度(depth of focus，DOF)较使用交替式相位移光掩模时为大。现有技术并未对于相位冲突提出良好的解决方式，因此，对于在线路布局图形中具有偶数条及奇数条等参差线形时，因适用交替式相位移光掩模而发生的相位冲突的问题，仍待有优选的解决方法。
技术实现思路
本专利技术的目的是提供一种解决交替式相位移光掩模的相位冲突的方法，使得能够制得一交替式相位移光掩模，以适用于制造参差线形电路，而不致发生相位冲突的问题。本专利技术的又一目的是提供一种交替式相位移光掩模，此种交替式相位移光掩模适用于制造参差线形电路，不会有相位冲突的问题。本专利技术的解决交替式相位移光掩模的相位冲突的方法，包括下列步骤。首先，发现一交替式相位移光掩模于配置设计时具有一发生相位冲突的区域，发生相位冲突的区域包括一第一不透光区域及位于第一不透光区域两侧的第一透光区域及第二透光区域。其次于第一不透光区域中形成一透光狭缝区，并使透光狭缝区分别与第一透光区域及第二透光区域具有相位差。本专利技术的交替式相位移光掩模，包括一透光基底、至少一个第三透光区域位于此透光基底、至少一个第四透光区域位于此透光基底且与第三透光区域交替排列并且第三透光区域与第四透光区域具有相位差、多个第四不透光区域分别位于第三透光区域与第四透光区域之间、及至少一个第五不透光区域位于第三透光区域或第四透光区域中，并且第五不透光区域具有一透光狭缝区，此透光狭缝区与第五不透光区域所在的第三或第四透光区域具有相位差。使用本专利技术的解决交替式相位移光掩模的相位冲突的方法及交替式相位移光掩模，对于现有的参差线形电路或元件的制造，只需要此单一的交替式相位移光掩模，不发生相位冲突(phase conflict)的问题，并且没有相邻的不同图形区域的交界处暗线问题，而不需第二次曝光工艺。因此使得应用于电路或元件的制造时，工艺相对简单。附图说明图1为现有交替式相位移光掩模的结构示意图。图2为现有交替式相位移光掩模遇到相位冲突的示意图。图3为现有的中央线相位移光掩模结构示意图。图4为依据本专利技术的交替式相位移光掩模的示意图。图5为依据本专利技术的另一交替式相位移光掩模的示意图。图6显示沿着图4中AA’切线及BB’切线的剖面示意图。图7显示另一种结构的沿着图4中AA’切线及BB’切线的剖面示意图。简单符号说明10、20现有的交替式相位移光掩模12、26、28不透光区域14、16、22、24透光区域32偶数条线形区域34奇数条线形区域40、41依据本专利技术的交替式相位移光掩模42、43透光区域具体实施方式参阅第4至6图，说明本专利技术的解决交替式相位移光掩模的相位冲突的方法及交替式相位移光掩模。本专利技术的解决交替式相位移光掩模的相位冲突的方法，特征即在于，当一线形图形要利用交替式相位移光掩模的曝光工艺制造，而使交替式相位移光掩模的配置发生相位冲突的区域时，将位于发生相位冲突的透光区域中的不透光区，制造成具有一透光狭缝区，使透光狭缝区与不透光区域两旁的透光区域(也就是发生相位冲突的透光区域)具有相位差，如此可解决相位冲突的问题。图4是依据本专利技术的交替式相位移光掩模40的示意图。此交替式相位移光掩模以一透光材料为基底，例如石英。透光区域42与透光区域44分别形成于透光基底上，互相交替排列，透光区域42与透光区域44具有相位差，例如基本上为180°的相位差，以达成交替式相位移的目的。此相位差可利用现有的透明基底厚度差来形成，或是使用现有的相位移层以形成相位差。于各个透光区域42与透光区域44之间，分别具有一线形图案的不透光区域46，其可由例如导电层(例如铬膜)所构成。于依据本专利技术的交替式相位移光掩模40中，尚具有一线形图案的不透光区域48，位于一透光区域44中。此透光区域44在现有技术中会产生相位冲突的问题，但在本专利技术中此问题已被本文档来自技高网...

【技术保护点】
一种解决交替式相位移光掩模的相位冲突的方法，包括下列步骤：发现一交替式相位移光掩模于配置设计时具有一发生相位冲突的区域，该发生相位冲突的区域包括一第一不透光区域及位于该第一不透光区域两侧的第一透光区域及第二透光区域；及于该第 一不透光区域中形成一透光狭缝区，并使该透光狭缝区分别与该第一透光区域及该第二透光区域具有相位差。

【技术特征摘要】
1.一种解决交替式相位移光掩模的相位冲突的方法，包括下列步骤发现一交替式相位移光掩模于配置设计时具有一发生相位冲突的区域，该发生相位冲突的区域包括一第一不透光区域及位于该第一不透光区域两侧的第一透光区域及第二透光区域；及于该第一不透光区域中形成一透光狭缝区，并使该透光狭缝区分别与该第一透光区域及该第二透光区域具有相位差。2.如权利要求1所述的方法，其中该第一不透光区域具有一线形图形，及该透光狭缝区的长度方向与该第一不透光区域的长度方向相同。3.如权利要求1所述的方法，其中该第一透光区域与该第二透光区域具有相同的相位。4.如权利要求3所述的方法，其中使该相位差基本上为180°。5.如权利要求1所述的方法，其中该第一不透光区域介于一线形的第二不透光区域与一线形的第三不透光区域之间。6.如权利要求5所述的方法，其中该第一不透光区域的长度方向与该第二不透光区域或该第三不透光区域的长度方向大致相同。7.如权利要求5所述的方法，其中该第一不透光区域的长度方向与该第二不透光区域或该第三不透光区域的长度方向不相同。8.如权利要求7所述的方法，其中该第一不透光区域与该第二不透光区域及第三不透光区域中的任一者相接。9.一种交替式相位移光掩模，包括一透光基底；...

【专利技术属性】
技术研发人员：许书豪，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]