电子器件及其制造方法技术

本发明专利技术的半导体芯片具有配线基板和芯片部分。配线基板具有：绝缘树脂层，其具有第一主表面和第二主表面；以及第一配线层，其布置在第二主表面侧的绝缘树脂层上。芯片部分在底面上具有突出电极。绝缘树脂层如此保持芯片部分，以致于芯片部分的底面和侧面接触到绝缘树脂层，并且在第一主表面侧的绝缘树脂层上暴露芯片部分的顶面。芯片部分的突出电极和第一配线层连接。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，并且具体地，涉及其中通过倒装芯片法在配线基板上安装半导体芯片的结构及其安装方法。
技术介绍
传统上，在倒装芯片法的半导体芯片和配线基板的连接结构中，连接部分的可靠性成为重要问题之一。作为增加可靠性的手段，通常在半导体芯片和配线基板之间注入密封树脂，以减轻连接部分上的应力。在大多数情况下使用底部填充(underfill)方法作为树脂注入方法，在所述方法中，通过倒装芯片法在配线基板上安装半导体芯片，然后灌注液态树脂并进行硬化(例如日本专利公开2000-156386第一传统例子)。参考图1A到1C，给出倒装芯片安装法的解释，在所述方法中，根据第一传统例子，稍后注入底部填充树脂。如图1A所示，配线基板包括绝缘层12上形成的配线图案2和覆盖配线图案2的阻焊剂3。通常，绝缘层12和配线图案2是多层的。在安装半导体芯片的步骤中，如图1B所示，在半导体芯片4的电路表面上布置的焊盘(电极)上形成凸起5，并且对准并连接配线基板上的配线图案2的暴露部分和用于半导体芯片4的凸起5。在图1C显示的随后的步骤中，液态树脂被注入到半导体芯片4和配线基板之间的间隔中，并且被硬化以形成密封半导体芯本文档来自技高网...

【技术保护点】
一种电子器件，包含：配线基板，其包括：绝缘树脂层，具有第一主表面和第二主表面；以及第一配线层，布置在所述第二主表面侧的所述绝缘树脂层上；芯片部分，其包括底面上的突出电极，并且安装在所述配线基板上；并且其中所述绝缘树脂 层如此保持所述芯片部分，使得所述芯片部分的底面以及侧面的至少一部分接触所述绝缘树脂层，而且在所述第一主表面侧的所述绝缘树脂层上暴露所述芯片部分的顶面，并且其中所述芯片部分的所述突出电极与所述第一配线层连接。

【技术特征摘要】
【国外来华专利技术】JP 2003-10-6 346580/20031.一种电子器件，包含配线基板，其包括绝缘树脂层，具有第一主表面和第二主表面；以及第一配线层，布置在所述第二主表面侧的所述绝缘树脂层上；芯片部分，其包括底面上的突出电极，并且安装在所述配线基板上；并且其中所述绝缘树脂层如此保持所述芯片部分，使得所述芯片部分的底面以及侧面的至少一部分接触所述绝缘树脂层，而且在所述第一主表面侧的所述绝缘树脂层上暴露所述芯片部分的顶面，并且其中所述芯片部分的所述突出电极与所述第一配线层连接。2.根据权利要求1所述的电子器件，其中，在所述绝缘树脂层的所述第一主表面上形成第二配线层。3.根据权利要求2所述的电子器件，其中，在所述第二配线层中形成接地图案。4.根据权利要求1所述的电子器件，进一步包含用于保持所述芯片部分的多个绝缘树脂层。5.根据权利要求4所述的电子器件，其中，用于保持所述芯片部分的所述绝缘树脂层被如此层压，使得第一主表面面向相同的方向。6.根据权利要求1所述的电子器件，其中，在所述配线基板的两个表面上布置用于保持所述芯片部分的所述绝缘树脂层。7.一种电子器件，包含配线基板，包括多个绝缘树脂层，其被层压，并且具有第一主表面和第二主表面；以及第一配线层，其布置在所述绝缘树脂层中的从最低层到最内层的所述第二主表面侧的所述绝缘树脂层上；芯片部分，其包括底面上的突出电极，并且安装在所述配线基板上；并且其中所述绝缘树脂层如此保持所述芯片部分，使得所述芯片部分的底面和侧面接触最外层中的所述绝缘树脂层，而且在所述第二主表面侧的所述绝缘树脂层上暴露所述芯片部分的顶面，并且其中所述芯片部分的所述突出电极与所述第一...

【专利技术属性】
技术研发人员：渡边真司，山口幸雄，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]