固态成像器件及其制造方法技术

在（ａ）沿用于隔离像素单元的沟槽表面形成的缺陷控制层和（ａ）光电二极管之间的边界的部分中形成反型层。缺陷控制层为Ｐ型，光电二极管和反型层为Ｎ型。这里，反型层中的杂质浓度是光电二极管中杂质浓度的至少两倍。

【技术实现步骤摘要】

本专利技术涉及一种，具体地涉及一种用于小型化构成固态成像器件的像素单元的技术。
技术介绍
近些年来，对固态成像器件的高像素化的需求日益增长。为了满足对高像素化的这些需求，已经提出了对构成固态成像器件的像素单元进行小型化。结果，当考虑工艺精确性时借助硅隔离的局部氧化(LOCOS)难于将像素单元分开(参见未审专利公开No.11-74499)。为了解决该问题，作为一个实例，提出了浅沟槽隔离(STI)的使用。浅沟槽隔离在微制造技术中具有优越性，并因此，期望能够适用于将小型化的像素单元分开。但是，浅沟槽隔离由于在制造方法中出现的工艺损坏和在沟槽中注入的氧化硅膜的应力会导致晶体缺陷。当由于晶体缺陷产生的电子进入光电二极管时，会产生诸如暗电流和白划痕的图像缺陷。为了克服这一问题，已经建立了在光电二极管与沟槽连接的一侧上形成与光电二极管相反导电类型的杂质区域(下文简称为“杂质区”)的方法。借助这种布置，防止不需要的电子进入光电二极管成为可能。但是，形成杂质区导致饱和特性和灵敏度特性的减小。这一问题在尺寸为2.2μm见方或更小的像素单元中较为常见。因此，尚未实现包括2.2μm见方像素单元的固态成像本文档来自技高网...

【技术保护点】
一种固态成像器件，包括：半导体衬底；和第一导电类型的阱，该阱形成在半导体衬底中并由沟槽分为多个像素单元，以将像素单元彼此隔离，该沟槽在平面图中形成网格图案，并且每个像素单元具有电荷积聚区、表面区、高浓度区和边界区，其中　 　电荷积聚区为第二导电类型，表面区为第一导电类型，位于像素单元表面和电荷积聚区之间，且接触电荷积聚区，高浓度区为第一导电类型，通过添加第一导电类型的杂质而成为高浓度，且沿沟槽表面定位，并且边界区为第二导电类型，接触高 浓度区、表面区和电荷积聚区，并将高浓度区与电荷积聚区分开，边界区中的杂质浓度...

【技术特征摘要】
JP 2005-5-19 2005-1464881.一种固态成像器件，包括半导体衬底；和第一导电类型的阱，该阱形成在半导体衬底中并由沟槽分为多个像素单元，以将像素单元彼此隔离，该沟槽在平面图中形成网格图案，并且每个像素单元具有电荷积聚区、表面区、高浓度区和边界区，其中电荷积聚区为第二导电类型，表面区为第一导电类型，位于像素单元表面和电荷积聚区之间，且接触电荷积聚区，高浓度区为第一导电类型，通过添加第一导电类型的杂质而成为高浓度，且沿沟槽表面定位，并且边界区为第二导电类型，接触高浓度区、表面区和电荷积聚区，并将高浓度区与电荷积聚区分开，边界区中的杂质浓度高于电荷积聚区中的杂质浓度。2.权利要求1的固态成像器件，其中边界区中杂质浓度的最大值是电荷积聚区中杂质浓度的最大值的至少两倍。...

【专利技术属性】
技术研发人员：田中晶二，宫川良平，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]