半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件，其抑制了由在半导体膜的沟道区的端部中的栅绝缘膜的断开或薄的厚度导致的半导体膜和栅极之间的短路和漏电流，以及该半导体器件的制造方法。多个薄膜晶体管，每一个具有连续地提供于衬底上方的半导体膜、经由栅绝缘膜提供于半导体膜上方的导电膜、不与导电膜重叠提供于半导体膜中的源和漏区，和存在于导电膜下方和源和漏区之间的提供于半导体膜中的沟道区。且杂质区提供于不与导电膜重叠的半导体膜中，且与源和漏区相邻地提供。而且，导电膜提供于沟道区和半导体膜的与沟道区相邻提供的区域的上方。

【技术实现步骤摘要】

本专利技术涉及一种在叠置导电膜和绝缘膜或半导体膜等的情况下防止由台阶等引起的不良连接的半导体器件，以及该半导体器件的制造方法。
技术介绍
近些年，已经将薄膜晶体管(TFT)形成于具有绝缘表面的衬底如玻璃衬底上方，且已经积极地制造使用该薄膜晶体管作为开关元件等的半导体器件。形成该薄膜晶体管，以通过使用CVD、蚀刻等将岛状半导体膜形成于具有绝缘表面的衬底上方，且该岛状半导体膜用作晶体管的沟道区。(例如，专利文献1日本专利特开No.Hei 08-018055)。薄膜晶体管的一般制造方法在图17A至17E中示出。首先，将半导体膜950形成于具有用作其间的基底膜的绝缘膜957的衬底951上方(图17A)。接下来，选择性地移除半导体膜950，并形成岛状半导体膜955(图17B)，且形成栅绝缘膜956以覆盖岛状半导体膜955(图17C)。在岛状半导体膜955上方选择性地形成栅极953，其间具有栅绝缘膜956(图17D)。然后，通过形成绝缘膜(侧壁)来形成n沟道薄膜晶体管952a和p沟道薄膜晶体管952b，以接触栅极的侧表面并选择性地引进表现出p沟道或n沟道的杂质元素或形成源区、漏区和LDD区(图17E和18A)由此，可在衬底上方通过图17A至17E中示出的工艺形成薄膜晶体管。图17A至17E示出了图18A的a-b之间的截面结构。日本专利特开No.Hei 08-018055
技术实现思路
然而，当通过蚀刻形成在衬底951上方的半导体膜950来选择性地形成岛状半导体膜955、且提供以覆盖岛状半导体膜955的栅绝缘膜956的膜厚度不够时，由于在半导体膜955中的沟道区954a和954b的端部的台阶，栅绝缘膜956有时不能充分地覆盖半导体膜955(图18B至18D)。因此，例如，当栅极953形成于具有栅绝缘膜956的半导体膜955上方时，通过形成于栅绝缘膜956上方的栅极953与半导体膜955的沟道区954a和954b的端部的接触、通过在半导体膜955的沟道区954a和954b的端部中的栅绝缘膜956的断开，有时会发生其间的短路(图18C)。此外，存在由于减薄半导体膜955的沟道区954a和954b的端部中的栅绝缘膜956晶体管的特性受栅极953和半导体膜955的沟道区954a和954b的端部中的漏电流(图18D)影响的问题。本专利技术已经考虑到上述问题，本专利技术的目的是提供一种半导体器件以及该半导体器件的制造方法，其中，通过断接或半导体膜的沟道区的端部中的栅绝缘膜的薄厚度引起的半导体膜和栅极之间存在短路或漏电流的问题。本专利技术采取了以下示出的方法以实现上述目的。本专利技术的半导体器件包括连续提供于衬底上方的半导体膜；提供于半导体膜上方的导电膜，其间具有栅绝缘膜。该半导体器件包括具有形成于不与导电膜重叠的半导体膜区域中的源区和漏区，和在导电膜下方的半导体膜中的沟道区的多个薄膜晶体管；提供于不与导电膜重叠的半导体膜中且与源区和漏区相邻地提供的杂质区，其中导电膜提供于沟道区和与沟道区相邻提供的半导体膜的区域的上方。注意到，本专利技术中，术语“连续提供的半导体膜”意指形成于形成了多个薄膜晶体管的区域中的整个区域中的半导体膜而不是提供半导体膜且将半导体膜分成具有用于每个薄膜晶体管的岛状的半导体膜。此外，术语“整个区域”不总是衬底的整个表面，只要多个薄膜晶体管中的每一个都使用同一半导体膜的一部分作为沟道区就是可以接受的。此外，在本专利技术的上述结构中，薄膜晶体管具有与栅极的侧表面相接触提供的侧壁，且可以与在半导体膜中提供有在侧壁下方的LDD区域的结构一起使用。在本专利技术的上述结构中，当薄膜晶体管是n沟道薄膜晶体管时，杂质区具有p型导电性。当薄膜晶体管是p沟道薄膜晶体管时，杂质区具有n型导电性。本专利技术的半导体器件的另一结构具有连续提供于衬底上方的半导体膜；提供于半导体膜上方的导电膜，在其间具有栅绝缘膜。半导体器件包括具有形成于半导体膜不与导电膜重叠的区域中的源区和漏区以及沟道区的多个薄膜晶体管，该沟道区是在导电膜下方的半导体膜的区域且与源区和漏区相邻形成；和第一杂质区，提供于半导体膜中，不与导电膜重叠，且与源区和漏区相邻地提供；和第二杂质区，提供于半导体膜中，与第一杂质区的外侧相邻地形成，其中导电膜提供于沟道区和半导体膜与沟道区相邻提供的的区域的上方。此外，薄膜晶体管可具有其中侧壁与栅极的侧表面接触，且LDD区提供于在侧壁下方的半导体膜中的结构。在本专利技术的上述结构中，加入到第一杂质区的杂质元素的浓度等于加入到薄膜晶体管的LDD区的杂质元素的浓度。在本专利技术的上述结构中，当薄膜晶体管是n沟道薄膜晶体管时，第一杂质区具有n型导电性，而第二杂质区具有p型导电性。在本专利技术的上述结构中，当薄膜晶体管是p沟道薄膜晶体管时，第一杂质区具有n型导电性，且第二杂质区具有n型导电性。而且，加入到第一杂质区的杂质元素的浓度低于加入到第二杂质区的杂质元素的浓度。在本专利技术的上述结构中，多个薄膜晶体管的沟道区提供于连续形成的半导体膜中。本专利技术的半导体器件的制造方法包括步骤在衬底上方形成半导体膜；在半导体膜中选择性地形成第一杂质区；在半导体膜上方形成栅绝缘膜；在半导体膜的将成为薄膜晶体管的沟道区的区域上方选择性地形成栅极，其间具有栅绝缘膜；选择性地形成第一抗蚀剂以覆盖一部分栅极和一部分半导体膜；通过使用第一抗蚀剂作为掩模，将第一杂质元素选择性地加入到半导体膜来在半导体膜中形成第一杂质区；移除第一掩模，并通过使用栅极作掩模将第二杂质元素选择性地加入到半导体膜来在半导体膜中选择性地形成第二杂质区；形成侧壁，以便于与栅极的侧面接触；选择性地形成第二抗蚀剂，以覆盖一部分栅极或半导体膜；通过使用第二抗蚀剂作掩模将第三杂质元素选择性地加入到半导体膜中来在半导体膜中选择性地形成第三杂质区；形成绝缘膜以覆盖栅极和栅绝缘膜；和在绝缘膜上方形成与半导体膜电性连接的导电膜。在本专利技术的上述结构中，将显示出p型导电性的杂质元素用作第一杂质元素，并将显示出n型导电性的杂质元素用作第二杂质元素和第三杂质元素。而且，第二杂质元素的浓度低于第三杂质元素的浓度。在包括在半导体器件中的薄膜晶体管沟道区的端部中，防止了沟道区的端部中的栅绝缘膜的断开和有缺陷的覆盖，并且可防止在半导体膜和提供于半导体膜上方在其间具有栅绝缘膜的栅极之间的短路或漏电流的产生。附图说明图1A至1D示出了本专利技术半导体器件的一个实例；图2A至2D示出了本专利技术半导体器件的制造方法的一个实例；图3A至3D示出了本专利技术半导体器件的制造方法的一个实例；图4A至4C示出了本专利技术半导体器件的制造方法的一个实例；图5A至5C示出了本专利技术半导体器件的一个实例；图6A和6B示出了本专利技术半导体器件的一个实例；图7A和7B示出了本专利技术半导体器件的一个实例；图8A和8B示出了本专利技术半导体器件的制造方法的一个实例；图9A至9D示出了本专利技术半导体器件的制造方法的一个实例；图10A至10C示出了本专利技术半导体器件的制造方法的一个实例；图11A和11B示出了本专利技术半导体器件的制造方法的一个实例；图12A至12C示出了本专利技术半导体器件的使用的一个实例；图13A至13H分别示出了本专利技术半导体器件的使用的一个实例；图14A和14B示出了本专利技术半导体器件的一个实例；图15A和15B示出了本文档来自技高网...

【技术保护点】
一种半导体器件，包括：在衬底上方的第一薄膜晶体管和第二薄膜晶体管，其中第一薄膜晶体管包括：第一源区和第一漏区，在衬底上方的半导体膜中；第一沟道区，在半导体膜中的第一源区和第一漏区之间；在半导体膜上方的绝缘膜；和第一导电膜，在第一沟道区上方，其间插入有绝缘膜，其中第二薄膜晶体管包括：在半导体膜中的第二源区和第二漏区；第二沟道区，在半导体膜中的第二源区和第二漏区之间；绝缘膜，在半导体膜上方；和第二导电膜，在第二沟道区上方，其间插入有绝缘膜，且其中半导体膜还包括：第一区，其形成于第一导电膜下方并与第一沟道区相邻；包括第一杂质元素的第二区，其不形成于第一导电膜下方并与第一源区和第一漏区相邻形成；第三区，其形成于第二导电膜下方并与第二沟道区相邻；和包括第二杂质元素的第四区，其不形成于第二导电膜下方并与第二源区和第二漏区相邻形成。

【技术特征摘要】
JP 2005-5-26 2005-1538341.一种半导体器件，包括在衬底上方的第一薄膜晶体管和第二薄膜晶体管，其中第一薄膜晶体管包括第一源区和第一漏区，在衬底上方的半导体膜中；第一沟道区，在半导体膜中的第一源区和第一漏区之间；在半导体膜上方的绝缘膜；和第一导电膜，在第一沟道区上方，其间插入有绝缘膜，其中第二薄膜晶体管包括在半导体膜中的第二源区和第二漏区；第二沟道区，在半导体膜中的第二源区和第二漏区之间；绝缘膜，在半导体膜上方；和第二导电膜，在第二沟道区上方，其间插入有绝缘膜，且其中半导体膜还包括第一区，其形成于第一导电膜下方并与第一沟道区相邻；包括第一杂质元素的第二区，其不形成于第一导电膜下方并与第一源区和第一漏区相邻形成；第三区，其形成于第二导电膜下方并与第二沟道区相邻；和包括第二杂质元素的第四区，其不形成于第二导电膜下方并与第二源区和第二漏区相邻形成。2.一种半导体器件，包括在衬底上方的第一薄膜晶体管和第二薄膜晶体管，其中第一薄膜晶体管包括第一源区和第一漏区，在衬底上方的半导体膜中；第一沟道区，在半导体膜中的第一源区和第一漏区之间；第一LDD区，在第一沟道区和第一源区之间；第二LDD区，在第一沟道区和第一漏区之间；第一绝缘膜，在半导体膜上方；第一导电膜，在第一沟道区上方，其间插入有第一绝缘膜；第二绝缘膜，在第一导电膜的一侧上；和第三绝缘膜，在第一导电膜的另一侧上，其中第二薄膜晶体管包括在半导体膜中的第二源区和第二漏区；第二沟道区，在半导体膜中的第二源区和第二漏区之间；第一绝缘膜，在半导体膜上方；第二导电膜，在第二沟道区上方，其间插入有第一绝缘膜；第四绝缘膜，在第二导电膜的一侧上；和第五绝缘膜，在第二导电膜的另一侧上，且其中半导体膜还包括第一区，其形成于第一导电膜下方并与第一沟道区相邻；包括第一杂质元素的第二区，其不形成于第一导电膜下方并与第一源区和第一漏区相邻地形成；第三区，其形成于第二导电膜的下方并与第二沟道区相邻；和包括第二杂质元素的第四区，其不形成于第二导电膜下方并与第二源区和第二漏区相邻地形成。3.根据权利要求1或2的半导体器件，其中第一薄膜晶体管是n沟道薄膜晶体管，第二区和第四区具有p型导电性。4.根据权利要求1或2的半导体器件，其中第二薄膜晶体管是p沟道薄膜晶体管，第二区及第四区具有n型导电性。5.一种半导体器件，包括在衬底上方的第一薄膜晶体管和第二薄膜晶体管，其中第一薄膜晶体管包括第一源区和第一漏区，在衬底上方的半导体膜中；第一沟道区，在半导体膜中的第一源区和第一漏区之间；绝缘膜，在半导体膜上方；和第一导电膜，在第一沟道区上方，其间插入有绝缘膜，其中第二薄膜晶体管包括在半导体膜中的第二源区和第二漏区；第二沟道区，在半导体膜中的第二源区和第二漏区之间；绝缘膜，在半导体膜上方；和第二导电膜，在第二沟道区上方，其间插入有绝缘膜，且其中半导体膜还包括第一区，其形成于第一导电膜下方并与第一沟道区相邻；包括第一杂质元素的第二区，其不形成于第一导电膜下方并与第一源区和第一漏区相邻地形成；第三区，其形成于第二导电膜下方，并与第二沟道区相邻；包括第二杂质元素的第四区，其不形成于第二导电膜下方并与第二源区和第二漏区相邻地形成；第五区，包围第一区和第二区；和第六区，包围第三区和第四区。6.一种半导体器件，包括在衬底上方的第一薄膜晶体管和第二薄膜晶体管，其中第一薄膜晶体管包括第一源区和第一漏区，在衬底上方的半导体膜中；第一沟道区，在半导体膜中的第一源区和第一漏区之间；第一LDD区，在第一沟道区和第一源区之间；第二LDD区，在第一沟道区和第一漏区之间...

【专利技术属性】
技术研发人员：高野圭惠，矶部敦生，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]