浅沟槽隔离结构的制造方法及半导体器件的制造方法技术

本发明专利技术涉及一种浅沟槽隔离结构的制造方法及半导体器件的制造方法，所述浅沟槽隔离结构的制造方法包括：在高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构之前，于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子；HDPCVD硅氧化物填充浅沟槽隔离结构，衬底偏压功率为1500W，氧气的流通速率为100

【技术实现步骤摘要】
浅沟槽隔离结构的制造方法及半导体器件的制造方法


[0001]本专利技术涉及半导体制造领域，特别是涉及一种浅沟槽隔离结构的制造方法。

技术介绍

[0002]在芯片的先进制程中，常常会采用浅沟槽隔离(STI)工艺进行器件隔离，STI结构通常通过氧化硅填充。但在一些辐照等特殊环境中，如：医学影像设备周边、压力容器无损检测现场以及放射性矿藏核电站等区域，形成有浅沟槽隔离的半导体器件经电离辐射，会在其与有源区界面形成空间电荷层(空穴)，致使器件退化，此时芯片的良率与可靠性难以得到保障。随着科技发展，应用于特殊环境芯片的需求与日俱增，采用合适的方法减少器件在上述特殊环境中的漏电，防止器件退化，提高此类产品的良率与可靠性是必需的。

技术实现思路

[0003]基于此，有必要提供一种能够使器件适用于上述特殊环境的浅沟槽隔离结构的制造方法及半导体器件的制造方法。
[0004]一种浅沟槽隔离结构的制造方法，包括：在高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构之前，于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子；高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构，衬底偏压功率为1500-2200W，氧气的流通速率为100-300sccm。
[0005]在其中一个实施例中，所述于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子的步骤包括第一ASI注入和第二ASI注入，所述第一ASI注入是垂直注入以在浅沟槽隔离结构底部下方形成所需的空穴浓度增加区，所述第二ASI注入是倾斜注入以在浅沟槽隔离结构侧面形成所需的空穴浓度增加区。
[0006]在其中一个实施例中，所述第一ASI注入的注入离子为硼离子，所述第二ASI注入的注入离子为铟离子。
[0007]在其中一个实施例中，所述第一ASI注入的注入能量为30KeV-200KeV，注入剂量为2E13-9E13/cm2；所述第二ASI注入的注入能量为100KeV-800KeV，注入剂量为2E13-9E13/cm2。
[0008]在其中一个实施例中，所述高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构的步骤中，SiH4的流通速率为80-150sccm。
[0009]在其中一个实施例中，所述于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子的步骤之前还包括通过STI光刻和STI刻蚀在所述衬底表面形成沟槽的步骤。
[0010]在其中一个实施例中，所述在所述衬底表面形成沟槽的步骤之后，所述于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子的步骤之前还包括进行ASI光刻的步骤。
[0011]在其中一个实施例中，所述高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构的步骤中，沉积的温度为50-80摄氏度，沉积的压力为2-7豪托。
[0012]在其中一个实施例中，所述衬底偏压功率为1500W。
[0013]在其中一个实施例中，所述第一ASI注入在所述第二ASI注入之前进行。
[0014]一种半导体器件的制造方法，通过如前述任一实施例所述的浅沟槽隔离结构的制造方法进行制造，所述半导体器件的关键尺寸为0.18微米以下。
[0015]在其中一个实施例中，在所述高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构的步骤之后，还包括形成N型的源漏区的步骤，所述于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子的步骤掺杂的P型离子形成的空穴浓度增加区位于两个相邻器件的相邻源漏区之间。
[0016]在其中一个实施例中，所述半导体器件为NMOS器件。
[0017]上述浅沟槽隔离结构的制造方法及半导体器件的制造方法，在高密度等离子体化学气相沉积(HDPCVD)硅氧化物填充浅沟槽隔离(STI)结构之前，通过P型掺杂增加了衬底在与STI交界处的空穴浓度(即进行有源区与浅沟槽界面掺杂)，这些空穴能够与辐照等特殊环境下感应出的负电荷复合，阻断漏电通道，提升芯片电路的良率与可靠性。而通过调低HDPCVD的衬底偏压功率bias power(即将衬底偏压功率设为1500-2200W)，可以减轻STI下方的等离子体损伤，避免有源区与浅沟槽界面掺杂失效。相应的，对于低衬底偏压功率导致的HDPCVD填充STI能力降低的问题，通过优化HDPCVD氧气的流通速率(100-300sccm)，可以优化HDPCVD填充STI的填充性能，保证STI的硅氧化物填充正常。
附图说明
[0018]为了更好地描述和说明这里公开的那些专利技术的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的专利技术、目前描述的实施例和/或示例以及目前理解的这些专利技术的最佳模式中的任何一者的范围的限制。
[0019]图1是一示例性的器件在辐照环境下产生漏电流的示意图；
[0020]图2是一实施例中浅沟槽隔离结构的制造方法的流程图；
[0021]图3是空穴浓度增加区将衬底与STI界面处感应出的负电荷复合的示意图；
[0022]图4是HDPCVD硅氧化物填充STI采用大的衬底偏压功率时STI底部下方的等离子体损伤区域的示意图；
[0023]图5是HDPCVD硅氧化物填充STI采用小的衬底偏压功率时STI底部下方的等离子体损伤区域的示意图；
[0024]图6是一实施例中半导体器件的制造方法的流程图；
[0025]图7是在步骤S670不同的衬底偏压功率下HDPCVD硅氧化物得到器件的漏电流Ioff与良率的关系；
[0026]图8是采用一实施例中半导体器件的制造方法制造的器件在步骤S670HDPCVD硅氧化物后的切片在电子显微镜下的照片；
[0027]图9是采用一实施例中半导体器件的制造方法制造的另一规格的器件在步骤S670 HDPCVD硅氧化物后的切片在电子显微镜下的照片。
具体实施方式
[0028]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所
描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0029]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0030]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种浅沟槽隔离结构的制造方法，包括：在高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构之前，于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子；高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构，衬底偏压功率为1500-2200W，氧气的流通速率为100-300sccm。2.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子的步骤包括第一ASI注入和第二ASI注入，所述第一ASI注入是垂直注入以在浅沟槽隔离结构底部下方形成所需的空穴浓度增加区，所述第二ASI注入是倾斜注入以在浅沟槽隔离结构侧面形成所需的空穴浓度增加区。3.根据权利要求2所述的浅沟槽隔离结构的制造方法，其特征在于，所述第一ASI注入的注入离子为硼离子，所述第二ASI注入的注入离子为铟离子。4.根据权利要求3所述的浅沟槽隔离结构的制造方法，其特征在于，所述第一ASI注入的注入能量为30KeV-200KeV，注入剂量为2E13-9E13/cm2；所述第二ASI注入的注入能量为100KeV-800KeV，注入剂量为2E13-9E13/cm2。5....

【专利技术属性】
技术研发人员：马凤麟，金兴成，于绍欣，杨晓芳，
申请(专利权)人：无锡华润微电子有限公司，
类型：发明
国别省市：