本发明专利技术涉及具有半导体主体（１２）的半导体器件，该半导体主体（１２）具有包括二维矩阵像素（１）的图像传感器，每个二维矩阵像素都包括具有电荷聚积半导体区域（２Ａ）且耦合到许多ＭＯＳ场效应晶体（３）的辐射灵敏元件（２），其中在半导体主体（１２）中为了分隔邻近的像素（１）沉入了隔离区（４），在它的下面形成具有增加掺杂浓度的另一半导体区域（５）。根据本说明，将另一半导体区域（５）沉入半导体主体（１２）的表面中且比隔离区（４）宽。优选地隔离区（４）仅设置在辐射灵敏元件（２）邻接相邻像素（１）的ＭＯＳ晶体管（３）的位置，并且在两个相邻像素（１）的辐射灵敏元件（２）彼此接界的位置设置具有增加掺杂浓度的又一凹陷的半导体区域（６）。这种器件（１０）具有低的漏电流并具有大的辐射灵敏度和电荷存储容量。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有衬底和半导体主体的半导体器件，该半导体主体具有 包括二维矩阵像素的半导体图像传感器，为了获得通过选择像素的选择装置读取辐射灵敏元件的好处，该二维矩阵像素每个都包括耦合到许多M0S 场效应晶体管的辐射灵敏元件，其中每个辐射灵敏元件包括第一导电类型 的半导体区域，其中积聚了由入射辐射产生的电荷载流子并且其中在侧面 邻接于半导体区域的半导体主体的部分表面中，半导体主体的该部分是与 第一导电类型相反的第二导电类型，为了隔离邻近的像素沉入了隔离区并 且其中在隔离区下面的第二导电类型的半导体主体的部分中形成具有增加 掺杂浓度的第二导电类型的另一半导体区域。这种器件也称为M0S图像传 感器且实际上通常称为CMOS图像传感器。这种器件能够以成本较为节约的 方式制造并且对于许多应用、尤其是对于消费类电子领域中的应用是很有 吸引力的。本专利技术还涉及这种器件的制造方法。2004年5月20日公开的编号为US2004/0094784A1的专利说明书公开 了这样一种器件和方法。其描述了一种CM0S图像传感器，使用pnp结构中 的pn二极管作为辐射灵敏元件。此外，每个像素具有许多M0S晶体管，用 于使用选择装置读取像素。埋入在半导体主体中的n型半导体区域随后用 作电荷聚集区。在半导体主体的邻近(P型)部分中存在相对于半导体主体 表面下沉的隔离区且具有称为STI (浅沟槽隔离)区域的结构。在半导体主 体的下面形成埋入的P型区，具有比(P型)半导体主体的周围部分更高的 掺杂浓度。由于该区域，漏电流减小且辐射灵敏元件的电容量增加，因为 它起到了屏蔽埋入n型半导体区域中的电荷载流子、即电子的作用。已知器件的缺点在于器件的漏电流仍然比较高且辐射灵敏度需要进一 步改进。因此，本专利技术的目的在于提供一种器件和得到改善的漏电流和极端辐 射灵敏的方法。为了该目的，根据本专利技术在开始段落中定义的类型的器件特征在于，该另 一半导体区域沉入半导体主体的表面并宽于隔离区。本专利技术第 一且首要地基于这样的认识隔离区的侧面有助于漏电流的增加，其结果存在着 缺陷，并且通过将另 一半导体区域沉入到半导体主体表面下并使它宽于隔 离区，减小了增加漏电流的缺陷影响并从而减小了漏电流。本专利技术还基于 这样的认识另一半导体区域的进一步布局和设置尽可能不需附加工艺步 骤并且当例如借助于离子注入引入另 一半导体区域时，通过使用适合的掩 模，即具有较大开口的掩模能容易地完成所希望的目的。最后，本专利技术基 于不曾预料到的认识使用像这样的器件以简单的方式能够增加辐射灵敏 度。现在由于另一半导体区域、或相当类似的半导体区域，能够在许多位 置提供两个邻近像素的相互隔离，所以在这些位置无需使用隔离区。这导 致隔离功能覆盖的表面尽可能更小，以便能扩大辐射灵敏表面。在根据本专利技术的半导体器件的优选实施例中，使隔离区仅位于其中一 个像素的辐射灵敏元件与另一个像素的M0S晶体管接界的两个邻近像素之 间，并且在两个相邻像素的辐射灵敏元件彼此接界的位置，建立了具有增 加的掺杂浓度且沉入半导体主体的部分表面中的第二导电类型的又一半导 体区域。由于目前一般在矩阵的一个方向上省去了隔离区，所以能使辐射 灵敏元件的表面增大。对于具有3. 5x3. 5nm2面积的像素，所述表面增大约 20%。其它优点在于像素周围的例如STI隔离的总长度可小于由漏电流额外 减少产生的总长度。由于图像传感器矩阵的周期性结构， 一般可省去或用该又一半导体区 域代替矩阵的一个方向上的隔离区。实际上，属于像素的晶体管的辐射灵 敏元件被所谓的转移栅电极隔开，这将是这种转移栅电极的物理的/几何的 纵向方向，如果将M0S图像传感器称为XYM0S图像传感器，则该方向通常 称为X方向。在另一方向上，即Y方向， 一个像素的M0S晶体管与邻近像 素的辐射灵敏元件相连，有利地存在被该另一半导体区域包围的凹陷隔离 区。在许多情况下，在两个方向上凹陷的隔离区能够至少局部不存在。例 如，如果每隔矩阵的两个X行就具有像素方向的反射，在反射的位置处， 同样在Y方向上，两个邻近像素的辐射灵敏元件彼此接界，在反射位置处， 在Y方向上可省去隔离区并且像素的间隔也可用在那形成的该又一半导体 区域代替。另外的情况是称为共用概念(SHARED CONCEPT)的情况。对于 每个像素，M0S晶体管不存在，而它们可被很多(很少)邻近的像素使用，例如用于2x2像素子矩阵。在那种情况下，在该子矩阵周围(至少在该自 矩阵的三面上)和该子矩阵的各像素之间，可省去隔离区并且可用该又一 半导体区域代替。在有利的实施例中，该另一半导体区域和该又一半导体区域可同时形 成。这使得它的制造简单。仅需要单一的掩模步骤。优选地，通过CM0S工艺的阱形成步骤来形成该另一半导体区域和该又 一半导体区域。因此，能实现标准工艺。目前的CMOS工艺属于被称为双桶 型的工艺，其中在半导体主体中形成了 n型和p型阱。根据传感器具有分 别积聚电子和空穴的n型半导体区域还是p型半导体区域的这一事实，为 了这个目的可分别使用P-阱和n-阱步骤。对于更多外围电路优选使用在 CMOS工艺中都可用的画0S和PM0S晶体管。尽管L0C0S (硅的局部氧化)也可用于隔离区，但该隔离区优选包括所 谓的浅沟槽隔离的隔离区。将各种优势例如紧密性和平面度和这些联系起 来。第一导电类型优选为n导电类型。一种制造半导体器件的方法，该半导体器件包括衬底和半导体主体， 该半导体主体具有包含二维矩阵像素的图像传感器，该二维矩阵像素每个 都包括耦合到许多M0S场效应晶体管的辐射灵敏元件以经由选择像素的选 择装置读取辐射灵敏元件，每个辐射灵敏元件包括第 一导电类型的半导体的隔离区沉入半导体主体部分的表面中，那部分侧面邻接于半导体区域并 且是与第一导电类型相反的第二导电类型，其中在第二导电类型的半导体 主体的部分中在隔离区下面形成了具有增加掺杂浓度的第二导电类型的另 一半导体区域，根据本专利技术该方法特征在于，将该另一半导体区域沉入半 导体主体的表面中并使得比隔离区宽。这样以简单的方式可得到根据本发 明的器件。在根据本专利技术方法的优选实施例中，隔离区仅形成在一个像素元件的 辐射灵敏元件与另一个像素的M0S晶体管接界的两个邻近像素之间，并且 在两个相邻像素的辐射灵敏元件彼此接界的位置，形成了具有增加的掺杂 浓度且沉入半导体主体的部分表面中的第二导电类型的又一半导体区域。 优选地，同时形成该另一半导体区域和该又一半导体区域。该形成优选用 CMOS工艺的阱形成步骤来实现。现在，参考实施例和附图的几个实例将进一步说明本专利技术，其中 附图说明图1示意性地示出了具有图像传感器的已知半导体器件的平面图，图2和3示意性地示出了分别沿线n-n和迈-m垂直于图i器件的厚 度方向的4黄截面，图4示意性地示出了根据本专利技术的具有图像传感器的半导体器件的平面图，和图5和6示意性地示出了分别沿线V-V和VI-VI垂直于图1器件的厚 度方向的4黄截面。各图没有按比例绘制并且为了清楚的缘故以夸大方式示出了一些尺 寸。相应的区域或部分具有尽可能多的相同阴影和相同参考符号。图1示意性地示出了具有图像传感器的已知半导体器件的平面图。图2和3示意性地示出了分别沿线n-n和迈-m垂本文档来自技高网...
【技术保护点】
一种半导体器件（１０），具有衬底（１１）和半导体主体（１２），半导体主体（１２）具有包括二维矩阵像素（１）的半导体图像传感器，为了获得通过选择像素的选择装置读取辐射灵敏元件（２）的好处，该二维矩阵像素每个都包括耦合到许多ＭＯＳ场效应晶体管（３）的辐射灵敏元件（２），其中每个辐射灵敏元件（２）包括第一导电类型的半导体区域（２Ａ），其中积聚了由入射辐射产生的电荷载流子并且其中在侧面邻接于半导体区域（２Ａ）的半导体主体（１２）的部分表面中，半导体主体（１２）的部分（１２Ａ）是与第一导电类型相反的第二导电类型，为了隔离邻近的像素沉入了隔离区并且其中在隔离区（４）下面的第二导电类型的半导体主体（１２）的部分（１２Ａ）中形成具有增加掺杂浓度的第二导电类型的另一半导体区域（５），特征在于该另一半导体区域（５）沉入半导体主体（１２）的表面中且比隔离区（４）宽。
【技术特征摘要】
【国外来华专利技术】EP 2005-4-29 05103594.71.一种半导体器件(10)，具有衬底(11)和半导体主体(12)，半导体主体(12)具有包括二维矩阵像素(1)的半导体图像传感器，为了获得通过选择像素的选择装置读取辐射灵敏元件(2)的好处，该二维矩阵像素每个都包括耦合到许多MOS场效应晶体管(3)的辐射灵敏元件(2)，其中每个辐射灵敏元件(2)包括第一导电类型的半导体区域(2A)，其中积聚了由入射辐射产生的电荷载流子并且其中在侧面邻接于半导体区域(2A)的半导体主体(12)的部分表面中，半导体主体(12)的部分(12A)是与第一导电类型相反的第二导电类型，为了隔离邻近的像素沉入了隔离区并且其中在隔离区(4)下面的第二导电类型的半导体主体(12)的部分(12A)中形成具有增加掺杂浓度的第二导电类型的另一半导体区域(5)，特征在于该另一半导体区域(5)沉入半导体主体(12)的表面中且比隔离区(4)宽。2. 根据权利要求l所述的半导体器件(10),特征在于隔离区(4)仅 位于一个像素(1)的辐射灵敏元件(2 )与另一个像素(1 )的M0S晶体管(3 )接界的两个邻近的像素(1 )之间，并且在两个相邻像素(1 )的辐射 灵敏元件(2)彼此接界的位置，建立了具有增加的掺杂浓度且沉入半导体 主体的部分表面中的第二导电类型的又一半导体区域(6)。3. 根据权利要求2所述的半导体器件(10)，特征在于同时形成该另一 半导体区域(5 )和该又一半导体区域(6 )。4. 根据权利要求3所述的半导体器件(10)，特征在于借助于CMOS工 艺的阱形成该另一半导体区域(5 )和该又一半导体区域(6 )。5. 根据前述权利要求中任一项所述的半导体器件UO)，特征在于该器 件还包括位于图像传感器之外的场效应晶体管，其中有雇OS和PMOS晶体 ...
【专利技术属性】
技术研发人员：JPV马斯，WJ托伦，HO福尔克茨，WH梅斯，W霍克斯特拉，DWE弗布格特，DHJM赫梅斯，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。