划分主干像素布局制造技术

本发明专利技术提供一种像素阵列结构，其具有排列成划分主干像素布局且共用共同像素单元组件的多个像素单元。所述阵列结构增加了填充系数，且进而增加了所述像素单元的量子效率。所述共同像素单元组件可由所述阵列中的许多像素共用，且可包括与存储和读出来自所述像素单元的信号相关联的若干组件。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及数字图像传感器，且更具体地说，涉及一种具有高量子效率的像素 单元阵列结构。
技术介绍
通常，数字成像器阵列包括像素单元的焦平面阵列，其中所述单元中的每一者包括 光电传感器(例如，光电门、光电导体或光电二极管)。在CMOS成像器中，读出电路 连接到每一像素单元，所述像素单元通常包括源极跟随器输出晶体管。光电传感器将光 子转换为电子，所述电子通常转移到存储节点(例如，连接到源极跟随器输出晶体管的 栅极的浮动扩散区)。可包括电荷转移装置(例如，晶体管)以用于将电荷从光电传感 器转移到浮动扩散区。另外，此类成像器单元通常具有用于在电荷转移之前将存储节点 复位到预定电荷电平的晶体管。由行选择晶体管将源极跟随器晶体管的输出门控为像素 输出信号。示范性CMOS成像电路、其处理步骤和成像电路的各种CMOS元件的功能的详细 描述在(例如)第6,140,630号美国专利、第6,376,868号美国专利、第6,310,366号美 国专利、第6,326,652号美国专利、第6,204,524号美国专利和第6,333,205号美国专利 中描述，每个所述专利均转让给Micron Technology, Inc。每个前述专利的揭示内容均以全文引用的方式并入本文中。参看图1和图2，其分别说明常规CMOS像素单元100的俯视图和横截面图，当入 射光187撞击光电二极管光电传感器120的表面时，在光电二极管光电传感器120的p-n 结(在n型积累区122与p+表面层123的边界处描绘)中产生电子/空穴对。所产生的 电子(光电荷)被收集在光电传感器120的n型积累区122中。光电荷经由转移晶体管 106从初始电荷积累区122移动到浮动扩散区110。浮动扩散区110处的电荷通常由源 极跟随器晶体管108转换为像素输出电压，且随后经由行选择晶体管109在列输出线111 上输出。常规的CMOS成像器设计(例如图1针对像素单元100所展示的)提供接近百分之 五十的填充系数，这意味着仅一半的单元100用于将光转换为电荷载流子。如图所示， 单元100只有一小部分包含光电传感器120 (例如，光电二极管)。像素单元100的剩余部分包括隔离区102 (展示为衬底101中的STI区)、耦合到转移晶体管106的转移栅 极106'的浮动扩散区110以及用于具有各自栅极107'、 108'和109'的复位晶体管107、源 极跟随器晶体管108和行选择晶体管109的源极/漏极区115。在常规的像素单元100布 局中，复位、源极跟随器和行选择晶体管栅极107'、 108'和109'中的每一者被连续对准， 从而共用源极/漏极区115，且每个像素单元IOO需要相当大的表面区域。随着所需的像 素縮放不断减小像素IOO的总面积，创造利用最小量的表面区域的高灵敏度光电传感器， 或者找到较有效像素单元布局以最小化像素单元的非感光组件所需的区域从而维持光 电传感器的相对较大区域变得越来越重要。另外，常规存储节点(例如浮动扩散区110)具有有限量的电荷存储容量。 一旦达 到此容量，像素单元便变得较不有效。 一旦超过所述电荷存储容量，便发生不理想的现 象(称为溢出)，借此超过容量电荷逸出到像素单元IOO的不当部分或逸出到邻 近的像素单元。用于处理此有限电荷存储容量的一种建议的解决方案是添加连接到浮动 扩散区110的电容器。所述电容器用于存储所述额外的超过容量的电荷，因而电荷不会 流动到所述单元的其它区域或流动到相邻单元。然而，此解决方案的问题在于额外的电 容器在单元中占用原本用于增加单元光电传感器尺寸的空间，进而降低了像素单元和整 个阵列的潜在填充系数。因此，需要且期望一种具有改进的填充系数和电荷存储容量的更有效的像素单元阵 列结构。
技术实现思路
如各个示范性实施例中所说明，本专利技术提供一种像素单元阵列结构，其具有排列成 划分主干像素布局且共用共同像素单元组件的多个像素单元。所述像素单元和阵列结构 增加填充系数，且进而增加像素单元阵列的量子效率。共同像素单元组件由阵列中的多 个像素单元共用，且可包括与从像素单元读出信号相关联的若干组件。所述划分主干布 局可在一个主干上提供由浮动扩散区分离的转移晶体管和复位晶体管，且在分离主干上 提供源极跟随器晶体管和行选择晶体管。每一主干具有各自有源装置区域。根据本专利技术的示范性实施例，像素单元结构包括位于第一主千上的用于多个像素的 共用转移栅极浮动扩散区和复位栅极，所述第一主干与在第二主干上的共用行选择和源 极跟随器晶体管分离。在其它示范性实施例中，源极跟随器晶体管栅极是电容器的底部 电极的一部分。 附图说明将从结合附图提供的以下对本专利技术的详细描述中更佳地了解本专利技术的前述和其它 方面，在附图中图1是常规CMOS像素单元的俯视图2是沿线1-1'取得的图1像素单元的横截面图3是根据本专利技术示范性实施例构造的CMOS像素单元阵列的一部分的俯视图； 图4是图3所示的示范性像素单元阵列的一部分的电路图5是具有根据本专利技术构造的像素单元阵列的CMOS成像器芯片的方框图；以及 图6是采用根据本专利技术构造的CMOS成像器的处理系统的示意图。 具体实施例方式在以下详细描述中，参看附图，所述附图形成本文的一部分且以说明方式展示可实 践本专利技术的特定实施例。充分详细地描述这些实施例，以使得所属领域的技术人员能够 实践本专利技术，且应了解，可利用其它实施例且可在不脱离本专利技术精神和范围的情况下作 出结构、逻辑和电气上的改变。所描述的处理步骤的进程是本专利技术实施例的示范；然而， 步骤顺序不限于本文陈述的顺序且可作出改变，如此项技术中已知的，除了必须以特定 次序进行的步骤以外。本文中所使用的术语晶片和衬底应当理解为包括硅、外延、绝缘体上硅(SOI) 或蓝宝石上硅(SOS)技术、掺杂和未掺杂半导体以及其它半导体结构。此外，当在以 下描述中参考晶片或衬底时，可能已经利用了先前处理步骤来在基础半导体结 构或基底中或在其上方形成区、结或材料层。另外，半导体不需要是基于硅的，但可基 于硅-锗、锗、砷化镓或其它半导体。本文中所使用的术语像素是指含有光电传感器和用于将光子转换为电信号的相 关联的晶体管的光电元件单位单元。出于说明目的，描述代表性像素单元；然而，本发 明不限于具有代表性组件部分的像素单元。因此，不应以限制性意义看待以下详细描述，且本专利技术的范围仅由所附权利要求书界定。本文中所使用的术语以一角度、成某一角度和倾斜应当解释为意指相对 于某规定参考点成任何角度，其不是完全平行或完全垂直的。因此，当物体的一部分与 某参考点相交以形成非0°、 90°或180。的角度时，将所述物体视为相对于参考点成某 一角度、以一角度或倾斜。转向图式，其中相同标号表示相同元件，现将结合图3和4描述本专利技术的第一实施 例。图3是具有根据本专利技术第一实施例的布局的衬底的俯视图。图4展示用于图3实施例的电路。在图3和4中，两个行相邻像素400、 420形成示范性像素阵列的一部分。指示为 460的虚线表示共同共用像素结构，其由两个像素400、 420共用，所述像素400、 420 中的每一者分别由共同结构460和光电传感器(例如，光电二极管)401和403中的一 者形成。460中说明的共同共用结构包括划分主本文档来自技高网...

【技术保护点】
一种成像器，其包含：　　　　第一光电传感器，其用于响应于光产生电荷；　　　　第一转移晶体管，其具有可操作以将所述产生的电荷从所述光电传感器转移到存储节点的转移栅极，所述转移栅极和存储节点位于第一有源区中；　　　　至少一个晶体管，其具有用于从所述存储节点接收电荷且提供输出信号的栅极，所述至少一个晶体管位于与所述第一有源区分离的第二有源区中，其中所述栅极还包含用于电容性元件的电极。

【技术特征摘要】
【国外来华专利技术】US 2005-5-11 11/126,3071.一种成像器，其包含第一光电传感器，其用于响应于光产生电荷；第一转移晶体管，其具有可操作以将所述产生的电荷从所述光电传感器转移到存储节点的转移栅极，所述转移栅极和存储节点位于第一有源区中；至少一个晶体管，其具有用于从所述存储节点接收电荷且提供输出信号的栅极，所述至少一个晶体管位于与所述第一有源区分离的第二有源区中，其中所述栅极还包含用于电容性元件的电极。2. 根据权利要求1所述的成像器，其中所述至少一个晶体管包含源极跟随器晶体管。3. 根据权利要求I所述的成像器，其中所述栅极通过埋入互连或金属化布线层中的一 者来接收所述电荷。4. 根据权利要求1所述的成像器，其中所述转移栅极的至少一部分相对于所述第一光 电传感器以一角度定位。5. 根据权利要求4所述的成像器，其中仅所述转移栅极的侧边缘相对于所述第一光电 传感器以一角度定位。6. 根据权利要求1所述的成像器，其进一步包含复位晶体管，所述复位晶体管位于所 述第一有源区中以用于复位所述存储节点。7. 根据权利要求6所述的成像器，其进一步包含行选择晶体管，所述行选择晶体管经 耦合以门控源极跟随器晶体管的输出，所述行选择晶体管提供在所述第二有源区 中。8. 根据权利要求1所述的成像器，其进一步包含第二光电传感器，其用于响应于光产生电荷；以及第二转移晶体管，其具有用于将所述产生的电荷从所述第二光电传感器转移到所 述存储节点的转移栅极。9. 根据权利要求8所述的成像器，其中所述第一和第二转移晶体管中的每一者具有各 自的转移栅极。10. 根据权利要求8所述的成像器，其中第一主干位于至少部分介于所述第一与第二光 电传感器之间的区域中。11. 根据权利要求10所述的成像器，其中第二主干位于邻近于所述第一和所述第二光 电传感器中的一者的区域中。12. —种像素阵列，其包含第一和第二像素，所述第一像素包含用于响应于光产生光电荷的第一光电传感 器，所述第二像素包含用于响应于光产生光电荷的第二光电传感器；第一有源区，其包含第一和第二转移晶体管结构，所述第一和第二晶体管结构分 别用于将所述光电荷从所述第一和第二光电传感器转移到共同存储区；以及第二有源区，其在物理上与所述第一有源区分离但电连接到所述第一有源区，所 述第二有源区包含用于从所述共同存储区读出信号的至少一个晶体管。13. 根据权利要求12所述的像素阵列，其中所述第一和第二转移晶体管结构中的每一 者具有各自的第一和第二转移晶体管栅极。14. 根据权利要求12所述的像素阵列，其中所述第一有源区进一步包含用于复位所述 共同存储区的复位栅极。15. 根据权利要求14所述的像素阵列，其中所述第二有源区进一步包含行选择晶体管， 所述行选择晶体管经耦合以门控源极跟随器晶体管的输出。16. 根据权利要求12所述的像素阵列，其进一步包含位于所述第二有源区上方并电连 接到所述共同存储区的电容器。17. 根据权利要求16所述的像素阵列，其中源极跟随器晶体管的栅极形成所述电容器 的一个电极。18. 根据权利要求12所述的像素阵列，其中所述第一和第二像素是列邻近像素。19. 根据权利要求12所述的像素阵列，其中所述第一和第二像素是行邻近像素。20. —种形成像素阵列的方法，所述方法包含在衬底中形成光电传感器；形成转移栅极，所述转移栅极的至少一部分相对于所述光电传感器成某一角度， 所述转移栅极是第一有源区的一部分；在第二有源区中形成晶体管栅极，所述第二有源区在物理上与所述第一有源区分 离，所述晶体管栅极电连接到所述第一有源区；以及形成电容...

【专利技术属性】
技术研发人员：杰弗里A麦基，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US[美国]