【技术实现步骤摘要】
【国外来华专利技术】
总体来说，本专利技术涉及半导体器件，具体来说，涉及关于改进 的功率半导体器件(例如，晶体管和二极管)及其制造方法，包括 封装和结合有功率半导体器件的电路的各种实施例。
技术介绍
功率半导体器件中的关4建部^f牛是固态开关(solid state switch )。 从自动应用中对电池操作的消费电子器件的点火控制，到工业应用 中的功率转换，都需要最满足特定应用需要的功率开关。持续发展 包括诸如功率金属氧化物半导体场效应晶体管(功率MOSFET)、 绝缘栅型双极性晶体管(IGBT )和各种类型的闸流管的固态电子开 关来满足这种需要。例如，在功率MOSFET的情况下，在许多其 他技术中，已经开发了具有横向沟道(lateral channel)的双扩散结 构(DMOS)(例如，Blanchard等人的美国专利第4,682,405号)、 沟槽斥册(trenched gate )结构(例如，Mo等人的美国专利第6,429,481 号)、以及用于晶体管漂移区中电荷平^f軒的各种4支术(例如，Temple 的美国专利第4，941，026号、Chen的第5,216,275号、以及Neilson 的第6,081,009号)，以满足不同且经常为竟争性能的需求。用于定义功率开关的某些性能特性是其导通电阻、击穿电压和 开关速度。根据特殊应用的要求，不同的侧重点放在这些性能标准 的每个上。例如，对于大于大约300-400伏特的功率应用来i兌，IGBT 与功率MOSFET相比显示出固有较低的导通电阻，但是由于其较 慢的断开特性使其开关速度较低。因此，对于具有要求低导通电阻 的孑氐开关...
【技术保护点】
一种半导体器件，包括： 第一导电类型的漂移区； 阱区，在所述漂移区之上延伸，并具有与所述第一导电类型相反的第二导电类型； 有源沟槽，穿过所述阱区延伸并延伸进所述漂移区，沿着所述有源沟槽的侧壁和底部设置介电材料，且所述有源沟槽基本上填充有第一屏蔽导电层和栅极导电层，所述第一屏蔽导电层设置在所述栅极导电层之下，并通过电极间介电材料与所述栅极导电层分离； 源极区，具有所述第一导电类型，其形成在与所述有源沟槽相邻的所述阱区中；以及 电荷控制沟槽，比所述有源沟槽更加深入地延伸进所述漂移区中，并基本上填充有用于在所述漂移区中的垂直电荷控制的材料。
【技术特征摘要】
【国外来华专利技术】US 2003-12-30 60/533,790;US 2004-7-15 60/588,8451.一种半导体器件，包括第一导电类型的漂移区；阱区，在所述漂移区之上延伸，并具有与所述第一导电类型相反的第二导电类型；有源沟槽，穿过所述阱区延伸并延伸进所述漂移区，沿着所述有源沟槽的侧壁和底部设置介电材料，且所述有源沟槽基本上填充有第一屏蔽导电层和栅极导电层，所述第一屏蔽导电层设置在所述栅极导电层之下，并通过电极间介电材料与所述栅极导电层分离；源极区，具有所述第一导电类型，其形成在与所述有源沟槽相邻的所述阱区中；以及电荷控制沟槽，比所述有源沟槽更加深入地延伸进所述漂移区中，并基本上填充有用于在所述漂移区中的垂直电荷控制的材料。2. 根据权利要求1所述的半导体器件，其中，沿着所述电荷控制 沟槽设置介电材料层，且所述电荷控制沟槽基本上填充有导电 材料。3. 根据权利要求2所述的半导体器件，其中，所述源电极将所述 电荷控制沟槽内的所述导电材料电连接到所述源极区。4. 根据权利要求1所述的半导体器件，其中，在所述电荷控制沟 槽内设置有多个导电层，所述多个导电层垂直堆叠并通过介电 材料彼此分离以及与所述沟槽侧壁分离。5. 根据权利要求4所述的半导体器件，其中，电偏置在所述电荷 控制沟槽内的所述多个导电层，以在所述漂移区中提供垂直电 荷平衡。6. 根据权利要求5所述的半导体器件，其中，在所述电荷控制沟 槽内的所述多个导电层^皮配置为独立偏置。7. 根据权利要求4所述的半导体器件，其中，在所述电荷控制沟 槽内的所述多个导电层的厚度不同。8. 根据权利要求1所述的半导体器件，其中，在所述电荷控制沟 槽内较深入的所述第 一导电层的厚度小于设置在所述第 一导 电层上的第二导电层的厚度。9. 根据权利要求1所述的半导体器件，其中，所述有源沟槽内的 所述第一屏蔽导电层^L配置为电偏置到期望电位。10. 根据权利要求1所述的半导体器件，其中，所述第一屏蔽导电 层和所述源极区电连接到基本相同的电位。11. 根据权利要求1所述的半导体器件，其中，所述有源沟槽还包 括设置在所述第一屏蔽导电层之下的第二屏蔽导电层。12. 根据权利要求11所述的半导体器件，其中，所述第一屏蔽导 电层和第二屏蔽导电层的厚度不同。13. 根据权利要求11所述的半导体器件，其中，所述第一屏蔽导 电层和第二屏蔽导电层^皮配置为独立偏置。14. 根据权利要求1所述的半导体器件，其中，所述电荷控制沟槽 基本上填充有介电材料。15. 根据权利要求14所迷的半导体器件，还包括沿着所述电荷控 制沟槽的外侧壁延伸的第二导电材料的衬套。16. 根据权利要求1所述的半导体器件，还包括肖特基结构，其形 成在所述电荷控制沟槽和第二相邻电荷控制沟槽之间。17. —种半导体器件，包括第一导电类型的漂移区；阱区，在所述漂移区之上延伸，并具有与所述第一导电 类型相反的第二导电类型；有源沟槽，穿过所述阱区延伸并延伸进所述漂移区，在 所述有源沟槽内形成由导电材料制成的主栅极和由导电材料 制成的次栅-才及，并通过介电材并+层4皮此分离并与所述沟槽侧壁 分离，所述主栅极在所述次栅极之上，所述有源沟槽还具有由 导电材料制成的第一屏蔽电才及，其设置在所迷次棚-才及之下并通 过介电材料与所述次栅极分离；以及源极区，具有所述第一导电类型，其形成在与所述有源 沟槽相邻的所述阱区中。18. 根据权利要求17所述的半导体器件，其中，所述主栅极和所 述次棚4及纟皮配置为独立电偏置。19. 根据权利要求18所述的半导体器件，其中，所述次栅极在大 约为所述半导体器件的阈电压的恒定电位处偏置。20. 根据权利要求18所述的半导体器件，其中，所述次栅极在大 于施加到所述源才及区电位的电位处偏置。21. 根据权利要求18所述的半导体器件，其中，所述次栅极在开 关动作之前^皮连4妄到大约为所述半导体器件的所述阈电压的 电位。22. 根据权利要求17所述的半导体器件，其中，所述第一屏蔽电 才及4皮配置为独立偏置到期望电位。23. 根据权利要求17所述的半导体器件，其中，所述有源沟槽除 所述第一屏蔽电极之外还包括一个或多个屏蔽电极，其堆叠在 所述第 一屏蔽电才及之下。24. 根据权利要求23所述的半导体器件，其中，所述第一屏蔽电 极和所述一个或多个附加屏蔽电极的尺寸不同。25. 根据权利要求17所述的半导体器件，还包括电荷控制沟槽， 其延伸进所述漂移区并基本上填充有用于所迷在漂移区中的 垂直电荷控制的材料。26. 根据权利要求25所述的半导体器件，其中，源电极将所述电 荷控制沟槽中的所述导电材料电连接到所述源极区。27. 根据权利要求25所述的半导体器件，其中，在所述电荷控制 沟槽内设置多个导电层，所述多个导电层垂直堆叠，通过介电 材料;f皮此分离并与所述沟槽侧壁分离。28. 根据权利要求27所述的半导体器件，其中，电偏置所述电荷 控制沟槽内的所述多个导电层，以在基板中提供垂直电荷平衡。29. 根据权利要求28所述的半导体器件，其中，所述电荷控制沟 槽内的所述多个导电层^L配置为独立偏置。30. 才艮据4又利要求27所述的半导体器件，其中，所述电荷控制沟 槽内的所述多个导电层的尺寸不同。31. 才艮据4又利要求30所述的半导体器件，其中，更加深入到所述 电荷控制沟槽内的第一导电层的尺寸小于i殳置在所述第一导 电层之上的第二导电层的尺寸。32. 根据权利要求17所述的半导体器件，还包括在两个相邻沟槽 之间形成的肖特基结构。33. —种半导体器件，包括第一导电类型的漂移区；阱区，在所述漂移区之上延伸，并具有与所述第一导电 类型相反的第二导电类型；有源沟槽，穿过所述阱区延伸并延伸进所述漂移区，在 所述有源沟槽内形成由导电材料制成的主栅极和由导电材料 制成的次栅极，通过介电材料层彼此分离并与所述沟槽侧壁和 底部分离，所述主棚-才及在所述次栅4及之上；源极区，具有所述第一导电类型，其形成在与所述有源 沟槽相邻的所述阱区中；以及电荷控制沟槽，比所述有源沟槽更加深入地延伸进所述 漂移区中，并基本上填充有用于在所述漂移区中的垂直电荷控 制的材料。34. 根据权利要求33所述的半导体器件，其中，所述主栅极和所 述次栅4及净皮配置为独立电偏置。35. 根据权利要求34所述的半导体器件，其中，所述次栅极在大 约为所述半导体器件的阈电压的恒定电位处偏置。36. 根据权利要求34所述的半导体器件，其中，所述次栅极在比 施加到所述源极区的电位大的电位处偏置。37. 才艮据斥又利要求34所述的半导体器件，其中，所述次栅才及在开 关动作之前^皮连4妄到大约为所述半导体器件的所述阈电压的 电位。38. 根据权利要求33所述的半导体器件，其中，沿着所述电荷控 制沟槽设置介电材料，且所述电荷控制沟槽基本上填充有导电 材料。39. 根据权利要求38所述的半导体器件，其中，源电极将所述电 荷控制沟槽内的所述导电材料连接到所迷源极区。40. 根据权利要求33所述的半导体器件，其中，在所迷电荷控制 沟槽内设置多个导电层，所述多个导电层垂直堆叠，通过介电 材剩-」波此分离并与所述沟槽侧壁分离。41. 根据权利要求40所述的半导体器件，其中，电偏置所述电荷 控制沟槽内的所述多个导电层，以在基板中提供垂直电荷平衡。42. 根据权利要求41所述的半导体器件，其中，所述电荷控制沟 槽内的所述多个导电层^f皮配置为独立偏置。43. 根据权利要求40所述的半导体器件，其中，所述电荷控制沟 槽内的所述多个导电层尺寸不同。44. 根据权利要求43所述的半导体器件，其中，更加深入到所述 电荷控制沟槽的第 一导电层的尺寸小于设置在所述第 一导电 层之上的第二导电层的尺寸。45. 才艮据4又利要求33所述的半导体器件，其中，所述电荷控制沟 槽基本上填充有介电材料。46. 根据权利要求45所述的半导体器件，还包括第二导电材料的 衬套，其沿着所述电荷控制沟槽的外侧壁延伸。47. 根据权利要求33所述的半导体器件，还包括肖特基结构，其 形成在所述电荷控制沟槽和第二相邻电荷控制沟槽之间。48. —种半导体器件，包括第一导电类型的基板；第一阱区和第二阱区，所述第一阱区和第二阱区;f皮此隔 开，且具有与所述第一导电类型相反的第二导电类型，并延伸 到所述基板的第 一深度；第一源极区和第二源极区，具有所述第一导电类型并分 别形成在所述第 一阱区和第二阱区内，每个源才及区的外边纟彖和 其各自阱区的外边纟彖之间的间隔形成各自的第一沟道区和第 二沟道区；主棚4及，其在所述基外反上形成，与所述第一源极区和所 述第一沟道区水平叠力口，并通过薄介电层与所述第一源极区和 所述第一沟道区分离；次棚-纟及，部分形成在所述主4册4及上以及部分形成在所述 第 一沟道区上，并通过薄介电层与所述主4册才及和所述第 一沟道 区分离；以及第 一 电荷控制沟槽和第二电荷控制沟槽，分别穿过所述 第 一阱区和第二阱区延伸并延伸进所述基板，并基本上填充有 用于在所述基板中的垂直电荷控制的材料。49. 根据权利要求48所述的半导体器件，其中，沿着每个电荷控 制沟槽设置介电材料层，且所述电荷控制沟槽基本上填充有导 电材料。50. 根据权利要求49所述的半导体器件，其中，在所述基板的表 面上形成的源电极将所述电荷控制沟槽内的所述导电材料电 连接到所述源极区。51. 根据权利要求48所述的半导体器件，其中，在每个电荷控制 沟槽内设置多个导电层，所述多个导电层垂直堆叠，通过介电 材泮牛-波此分离并与所述沟槽侧壁分离。52. 根据权利要求51所述的半导体器件，其中，电偏置每个电荷 控制沟槽内的所述多个导电层，以在所述基板中提供垂直电荷 平衡。。53. 根据权利要求52所述的半导体器件，其中，每个电荷控制沟 槽内的所述多个导电层净皮配置为独立偏置。54. 根据权利要求51所述的半导体器件，其中，每个电荷控制沟 槽内的所述多个导电层尺寸不同。55. 根据权利要求54所述的半导体器件，其中，更加深入每个电 荷控制沟槽内的第 一导电层的尺寸小于设置在所述第 一导电 层之上的第二导电层的尺寸。56. 根据权利要求48所述的半导体器件，其中，所述主栅极和所 述次栅4及^皮配置为独立电偏置。57. 根据权利要求56所述的半导体器件，其中，所述次栅极在大 约为所述半导体器件的阈电压的恒定电位处偏置。58. 才艮据4又利要求56所述的半导体器件，其中，所述次棚^及在比 施加在所述源极区的电位大的电位处偏置。59. 根据权利要求56所述的半导体器件，其中，所述次栅极在开 关动作之前连接到大约为所述半导体器件的所述阈电压的电位。60. —种半导体器件，包括第一导电类型的漂移区；阱区，在所述漂移区之上延伸，并具有与所述第一导电 类型相反的第二导电类型；有源沟槽，延伸进深于所述阱区的所述漂移区中，沿着 所述有源沟槽的侧壁和底部设置介电材料，且所述有源沟槽基 本上i真充有棚4及导电层；源极区，具有所述第一导电类型，形成在与所述有源沟 槽相邻的所述阱区中；主体沟槽，其深于所述阱区延伸，相邻于所述阱及其源 极区形成所述主体沟槽，所述主体沟槽基本上填充有导电材 料；以及层，具有浓度增加的所述第二导电类型，基本环绕在所 述主体槽周围。61. 根据权利要求60所述的半导体器件，其中，所述主体沟槽基 本上填充有电连接到所述源极区的外延材料。62. 根据权利要求60所述的半导体器件，其中，所述主体沟槽基 本上填充有电连接到所述源极区的掺杂多晶硅。63. 才艮据^又利要求60所述的半导体器件，其中，通过注入工艺形 成所述浓度增加的层。64. 根据权利要求60所述的半导体器件，其中，通过从所述主体 沟槽内的所述导电材料扩散出的掺杂物形成所述浓度增加的 层。65. 根据权利要求60所述的半导体器件，其中，调节所述有源沟 槽的侧壁和所述相邻的主体沟槽的侧壁之间的距离L，以将边 缘栅极-漏极电容最小化。66. 根据权利要求65所述的半导体器件，其中，L大约等于或小 于0.3 um。67. 根据权利要求60所述的半导体器件，其中，调节所述浓度增 加的层的外边缘和所述相邻主体沟槽的所述侧壁之间的距离， 以将边缘栅极-漏极电容最小化。68. 根据权利要求60所述的半导体器件，其中，所述主体沟槽深 于所述有源沟槽。69. 根据权利要求68所述的半导体器件，其中，所述间隔L大约 等于或小于0.5 um。70. 根据权利要求60所述的半导体器件，其中，所述有源沟槽还 包括由导电材料制成的第 一屏蔽电极，其在所述栅极导电层之所述沟槽侧壁和底部绝缘。71. 根据权利要求70所述的半导体器件，其中，所述有源沟槽内 的所述第一屏蔽电极被配置为电偏置到期望电位。72. 根据权利要求70所述的半导体器件，其中，所述第一屏蔽电 极和所述源极区电连接到基本相同的电位。73. 根据权利要求70所述的半导体器件，其中，所述有源沟槽还 包括由导电材料制成的第二屏蔽电极，其设置在所述第一屏蔽 电才及之下。74. 根据权利要求73所述的半导体器件，其中，所述第一屏蔽电 才及和第二屏蔽电才及的尺寸不同。75. 根据权利要求73所述的半导体器件，其中，所述第一屏蔽导 电层和第二屏蔽导电层可以^皮独立偏置。76. 根据权利要求60所述的半导体器件，还包括电荷控制沟槽， 荷平# 的材料。77. 根据权利要求76所述的半导体器件，其中，沿着所述电荷控 制沟槽设置介电材料层，且所述电荷控制沟槽基本上填充有导 电材料。78. 根据权利要求77所述的半导体器件，其中，源电极将所述电 荷控制沟槽内的所述导电材料电连接到所述源极区。79. 根据权利要求76所述的半导体器件，其中，在所述电荷控制 沟槽内设置多个导电层，所述多个导电层垂直堆叠，通过介电 材料彼此分离并与所述沟槽侧壁分离。80. 根据权利要求79所述的半导体器件，其中，电偏置所述电荷 控制沟槽内的所述多个导电层，以在所述基板中提供垂直电荷 平衡。81. 根据权利要求80所述的半导体器件，其中，所述电荷控制沟槽内的所述多个导电层#:配置为独立偏置。82. 根据权利要求79所述的半导体器件，其中，所述电荷控制沟 槽内的所述多个导电层的尺寸不同。83. 才艮据权利要求82所述的半导体器件，其中，更加深入到所述 电荷控制沟槽内的第一导电层的尺寸小于设置在所述第一导 电层上的第二导电层的尺寸。84. 根据权利要求60所述的半导体器件，还包括在两个相邻沟槽 之间形成的肖特基结构。85. —种半导体器件，包括第一导电类型的漂移区；阱区，在所述漂移区之上延伸，并具有与所述第一导电 类型相反的第二导电类型；有源沟槽，延伸进深于所述阱区的所述漂移区中，在所 述有源沟槽内形成由导电材料制成的主栅极，所述主栅极通过 介电材料与沟槽侧壁和底部分离；以及源极区，具有所述第一导电类型，形成在与所述有源沟 槽相邻的所述阱区中，其中，所述有源沟槽填充有介电材料的下部深入延伸进 所述漂移区中，所述下部被第二导电材料的衬套所环绕，以提 供垂直电荷控制。86. 根据权利要求85所述的半导体器件，还包括第二导电类型的 多个不连续区，相邻于所述漂移区中的所述有源沟^^的外侧壁 形成所述多个不连续区。87. 根据权利要求85所述的半导体器件，其中，所述有源沟槽还 包括由导电材料制成的次栅极，所述次棚-极在所述主4册极之下 形成，并通过介电层与所述主棚4及绝纟彖。88. 4艮据4又利要求87所述的半导体器件，其中，所迷次棚4及净皮配 置为独立电偏置。89. 根据权利要求88所述的半导体器件，其中，所迷次栅极在大 约为所述半导体器件的阈电压的恒定电位处偏置。90. 才艮据4又利要求88所述的半导体器件，其中，所述次棚4及在比 施加到所述源极区的电位大的电位处偏置。91. 才艮据4又利要求88所述的半导体器件，其中，所迷次棚-才及在开 关动作之前连t妄到大约为所述半导体器件的所述阈电压的电 位。92. 根据权利要求85所述的半导体器件，其中，所迷有源沟槽还 包括由导电材料制成的第一屏蔽电极，所述第一屏蔽电极在所 述主栅极之下形成，并通过介电层与所述第一屏蔽电极绝缘。93. 根据权利要求92所述的半导体器件，其中，所迷第一屏蔽电 极-故配置为单独偏置到期望电位。94. 根据权利要求92所述的半导体器件，其中，所述有源沟槽除 所述第 一屏蔽电极之外还包括一个或多个由导电材料制成的 屏蔽电极，所述一个或多个屏蔽电极在所述第一屏蔽电极之下堆叠。95. 根据权利要求94所述的半导体器件，其中，所述第一屏蔽电 极和所述一个或多个附加屏蔽电极的尺寸不同。96. —种半导体器件，包括第一导电类型的漂移区；阱区，在所述漂移区之上延伸，并具有与所述第一导电 类型相反的第二导电类型；有源沟槽，穿过所述阱区延伸并延伸进所述漂移区，沿 着所述有源沟槽的侧壁和底部设置介电材料，且所述有源沟槽 基本上填充有第一导电层和第一栅极导电层，所述第一导电层 设置在所述第一栅极导电层之下，并通过电极间介电材料与所 述第 一棚4及导电层分离；源极区，具有所述第一导电类型，其形成在与所述有源 沟槽相邻的所述阱区中；以及第 一 肖特基结构，其形成在两个相邻沟槽之间的第 一 台 面上。97. 根据权利要求96所述的半导体器件，其中，所述第一导电层 被配置为屏蔽电极。98. 根据权利要求96所述的半导体器件，其中，所述第一导电层 #1配置为第二4册电才及。99. 根据权利要求96所述的半导体器件，其中，所述有源沟槽还 包括第二导电层，设置在被配置为屏蔽电极的所述第一导电层之下。100. 根据权利要求99所述的半导体器件，其中，所述第一导电层 被配置为电偏置到一个电位，以及所述第二导电层被配置为电 偏置到一个电位。101. 根据权利要求96所述的半导体器件，还包括第二肖特基结构， 其形成在相邻于所述第一台面的第二台面上。102. 才艮据4又利要求96所述的半导体器件，其中，以垂直于所述两 个相邻沟槽的纵轴的方式形成所述第 一 肖特基结构。103. —种半导体器件，包括第一导电类型的漂移区；阱区，在所述漂移区之上延伸，并具有与所述第一导电 类型相反的第二导电类型；有源沟槽，穿过所述阱区延伸并延伸进所述漂移区，沿 着所述有源沟槽的侧壁和底部设置介电材料，且所述有源沟槽 基本上填充有形成上电极的第 一导电层和形成下电极的第二 导电层，所述上电极设置在所述下电极之上并通过电极间介电 材料与所述下电极分离；源极区，具有所述第一导电类型，形成在与所述有源沟 槽相邻的所述阱区中；以及电荷控制沟槽，沿着所述电荷控制沟槽的侧壁设置介电 材料，在其内部形成一个或多个二极管结构。104. 4艮据4又利要求103所述的半导体器件，其中，所述一个或多个 二极管结构包括多个相反极性导电层，所述多个导电层在所述 电荷控制沟槽内交替堆叠，其中，最底部的一个与所述漂移区 电4妾触。105. 4艮据权利要求104所述的半导体器件，其中，所述上电极净皮配 置为主4册电才及。106. 才艮据4又利要求105所述的半导体器件，其中，所述下电相j皮配 置为次4册电才及。107. 根据权利要求106所述的半导体器件，其中，所述有源沟槽还 包括设置在所述第二导电层之下的第三导电层，所述第三导电 层#皮配置为屏蔽电才及。108. 根据权利要求105所述的半导体器件，其中，所述下电极被配 置为第一屏蔽电极。109. 根据权利要求108所述的半导体器件，其中，所述有源沟槽还 包括第三导电层，设置在所述第二导电层之下，所述第三导电 层净皮配置为第二屏蔽电才及。110. 根据权利要求103所述的半导体器件，其中，所述第一和第二 电才及可以电偏置。111. 根据权利要求103所述的半导体器件，还包括肖特基结构，其 形成在两个相邻的电荷控制沟槽之间的台面上。112. —种半导体器件，包括第一导电类型的基板；第一阱区和第二阱区，所述第一阱区和第二阱区彼此隔 开，且具有与所述第一导电类型相反的第二导电类型，并延伸 到所述基板的第一深度；第一源极区和第二源极区，具有所述第一导电类型并分 别形成在所述第 一 阱区和第二阱区内，每个源极区的外边缘和 其各自阱区的外边缘之间的间隔形成各自的第一沟道区和第 二沟道区；栅电极，其形成在与所述第一沟道区和第二沟道区叠加的所述基板上，并通过薄介电层与所述基板分离；以及第 一 电荷控制沟槽和第二电荷控制沟槽，分别穿过所述第一阱区和第二阱区延伸并延伸进所述基^反，沿着每个电荷控制沟槽的侧壁设置介电材料，在所述电荷控制沟槽内形成一个 或多个二极管结构。113. 根据权利要求112所述的半导体器件，其中，所述一个或多个 二极管结构包括多个相反导电性层，所述多个相反导电性层在 所述电荷控制沟槽内交替堆叠，最底部的一个与所述漂移区电 接触。114. 根据权利要求112所述的半导体器件，还包括在两个相邻的电 荷控制沟槽之间的台面上形成的肖特基结构。115. —种半导体器件，包括第一导电类型的漂移区；多个阱区，具有与所述第一导电类型相反的第二导电类 型，所述阱区在所述漂移区之上延伸；源极区，具有所述第一导电类型，形成在所述多个阱区 中的每个阱区内，并限定沟道区；栅极结构，其相邻于所述沟道区形成；以及多个浮置区，具有第二导电类型，设置在基本在所述多 个阱区的每一个之下的所述漂移区中，其中，在每个阱区之下的所述浮置区的多个峰浓度之间 的间隔随着所述浮置区和它们各自阱区之间距离的增加而增 力口。116. 根据权利要求115所述的半导体器件，其中，所述栅极结构是 基本平面的导电层，其形成在所述沟道区上。117. 根据权利要求115所述的半导体器件，其中，所迷棚-极结构形 成在所述沟道区上，并包4舌叠加所述沟道区的第一部分的主棚-极、以及在所述主4册极上部分形成并叠加所述沟道区的第二部 分的次4册才及。118. 根据权利要求115所述的半导体器件，其中，所迷栅极结构包 括穿过阱区延伸并延伸进所述漂移区的沟槽，沿着所述沟槽的 侧壁和底部i殳置介电材津牛，且所述沟槽基本上填充有导电材 料。119. 根据权利要求115所述的半导体器件，其中，基本上填充有所 述沟槽的所述导电材料包括形成主栅电极的上部以及与所述 上部隔离形成独立电才及的下部。120. 根据权利要求119所述的半导体器件，其中，所述独立电极被 配置为次4册电才及。121. 根据权利要求119所述的半导体器件，其中，所述独立电极被 配置为屏蔽电极。122. 根据权利要求115所述的半导体器件，其中，在每个阱区之下 的多个浮置区的尺寸随着所述浮置区和它们各自阱区之间距 离的增加而减小。123. 根据权利要求115所述的半导体器件，其中，在每个阱区之下 的所述多个浮置区中每一个的峰浓度随着所述浮置区和它们 各自阱区之间距离的增加而减小。124. 才艮据权利要求115所述的半导体器件，其中，在阱区之下离所 述阱区最近的那些浮置区彼此互相接触，而在所述阱区之下离 所述阱区最远的那些浮置区是有效浮置区。125. —种半导体器件，包括第一导电类型的漂移区；阱区，在所述漂移区之上延伸，并具有与所述第一导电 类型相反的第二导电类型；有源沟槽，穿过所述阱区延伸并延伸进所述漂移区，沿 着所述有源沟槽的侧壁和底部i殳置介电材并+,且所述有源沟冲曹 基本上填充有形成上电极的第 一导电层和形成下电极的第二 ...
【专利技术属性】
技术研发人员：阿肖克沙拉，艾伦埃尔班霍威，克里斯托弗B科康，史蒂文P萨普，彼得H威尔逊，巴巴克S萨尼，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。