邻近衬底上的结构形成接触的方法以及相关的半导体器件技术

本发明专利技术涉及邻近衬底上的结构形成接触的方法以及相关的半导体器件。公开了接触形成方法以及相关的半导体器件。一种方法包括在所述结构和所述衬底之上形成第一衬里，所述第一衬里覆盖所述结构的侧壁；在所述第一衬里和所述结构之上形成介质层；在所述介质层中形成到所述第一衬里的接触孔；在所述接触孔中包括在覆盖所述侧壁的所述第一衬里之上形成第二衬里；去除在所述接触孔的底部处的所述第一和第二衬里；以及使用导电材料填充所述接触孔以形成所述接触。在所述结构的所述侧壁之上的较厚的衬里防止了短路，并允许至少保持在一个或多个所述衬里中的任何的本征应力。

【技术实现步骤摘要】
邻近衬底上的结构形成接触的方法以及相关的半导体器件
本公开通常涉及集成电路(IC)制造，更具体而言，涉及形成接触的方法以及相关的半导体器件。技术背景随着半导体器件不断缩放至较小的尺寸，例如在低于90nm的情况下， 在将接触形成到器件的方面，出现了主要挑战。例如，归因于栅极之间的 小的间距，器件的源极/漏极与栅极导体之间的短路是一个问题。另外，构 图较小的接触存在问题。更具体而言，接触尺寸和接触到器件的对准公差 不能与半导体器件本身以相同的步伐缩放(小型化)。图l示例了一些问 题。图1示出了栅极10和邻近其开口的接触孔12、以及用于提高器件性 能的介质应力衬里14 (深黑线)。当从接触孔12的底部去除衬里14时， 会严重损伤栅极10的侧壁16。具体而言，在蚀刻期间，栅极10的上拐角 18是非常易损的，使得去除衬里14的任何过蚀刻都可以暴露栅极10。然 而，通常，为了确保适宜地形成小的接触开口， 一定的过蚀刻是必要的。 然而，在蚀刻期间避免损伤栅极10的侧壁16是非常重要的。在Jae-Jung Han等的美国专利公开US2004/0092090A1中公开了解决 该问题的一种方法，其本文档来自技高网...

【技术保护点】
一种邻近衬底上的结构形成接触的方法，所述方法包括以下步骤：在所述结构和所述衬底之上形成第一衬里，所述第一衬里覆盖所述结构的侧壁；在所述第一衬里和所述结构之上形成介质层；在所述介质层中形成到所述第一衬里的接触孔；在所述接触孔中包括在覆盖所述侧壁的所述第一衬里之上形成第二衬里；去除在所述接触孔的底部处的所述第一和第二衬里；使用导电材料填充所述接触孔以形成所述接触。

【技术特征摘要】
US 2007-1-30 11/668,7171.一种邻近衬底上的结构形成接触的方法，所述方法包括以下步骤在所述结构和所述衬底之上形成第一衬里，所述第一衬里覆盖所述结构的侧壁；在所述第一衬里和所述结构之上形成介质层；在所述介质层中形成到所述第一衬里的接触孔；在所述接触孔中包括在覆盖所述侧壁的所述第一衬里之上形成第二衬里；去除在所述接触孔的底部处的所述第一和第二衬里；使用导电材料填充所述接触孔以形成所述接触。2. 根据权利要求l的方法，其中所述接触孔具有约为所述第二衬里的 厚度的两倍的公差。3. 根据权利要求l的方法，其中所述第一衬里包括选自氮化硅和氧化 铝的材料。4. 根据权利要求l的方法，其中所述第二衬里是包括选自氮化硅、氧 化铝、氳化钽以及氮化钛的材料。5. 根据权利要求l的方法，其中所述第一衬里和所述第二衬里由不同 材料制造。6. 根据权利要求l的方法，其中所述第一村里具有处于约20nm到约 2000nm的范围的厚度。7. 根据权利要求l的方法，其中所述介质层相对于所述笫一衬里的蚀 刻速率比率约为10:1到约100:1。8. 根据权利要求1的方法，其中所述第二衬里具有处于约5rnn到约 200nm的范围的厚度。9. 根据权利要求l的方法，其中所述第一衬里包括本征应力。10. 根据权利要求9的方法，其中所述笫二衬里至少保持在所述接触 孔的底部边缘处的所述第一衬里的所...

【专利技术属性】
技术研发人员：许履尘，DC埃德尔斯坦，杨智超，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]