半导体器件及其制造方法技术

本发明专利技术涉及一种具有多层布线结构的半导体器件及其制造方法，其目的在于，提供一种可靠性及制造成品率高、且在设计上的限制少的半导体器件及其制造方法。本发明专利技术的半导体器件包括：布线２０、４０、６０、８０，其形成在衬底１０上；低介电常数膜１２、３２、５２、７２、９２，其形成在布线２０、４０、６０、８０的周围；加强用绝缘膜４２ａ、６２ａ、８２ａ、１０２ａ，其由弹性模量比低介电常数膜１２、３２、５２、７２、９２形成材料的弹性模量大的电介质材料形成，且在沿着垂直衬底面的方向观察时重叠配置于布线２０、４０、６０、８０上；加强用绝缘膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂ，其交叉配置于布线２０、４０、６０、８０上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种，尤其涉及一种具有多层布线 结构的。
技术介绍
依照国际半导体技术蓝图(ITRS: International Technology Roadmap for Semiconductors)， 一代又一代地推进着CMOS-LSI器件的高集成化及晶体 管元件的縮小化。伴随与此，也在推进着元件内部布线的细微化及多层布线 化。目前最高性能的IC芯片内部所包含的布线又长又大，其总长度达到数 10km。同时，布线间隔变窄，且布线间电容也增大。因此，尤其在逻辑器件 中，这些布线所产生的信号延迟(布线延迟)正成为阻碍CMOS-LSI器件的 处理速度的高速化的主要原因之一。布线延迟是基于布线电阻和布线间电容的乘积来决定的。因此，为了减 少布线延迟，重要的是使布线金属低电阻化及减少布线间电容。有关使布线 金属低电阻化，确立了代替以往所使用的铝(Al)，而将具有更低电阻率的 铜(Cu)作为布线金属使用的技术。将Cu用于布线金属的半导体器件已被 大量生产。另一方面，关于减少布线间电容，研究着代替以往所使用的氧化 硅膜(Si02),而将采用介电常数低的材料形成低介电常数膜(Low-k膜)本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具有：　　　　布线，其形成在衬底上；　　　　绝缘层，其形成在所述布线的周围；　　　　加强部，其至少一部分由弹性模量比所述绝缘层的形成材料更大的电介质材料形成。

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，其特征在于，具有布线，其形成在衬底上；绝缘层，其形成在所述布线的周围；加强部，其至少一部分由弹性模量比所述绝缘层的形成材料更大的电介质材料形成。2. 如权利要求1所述的半导体器件，其特征在于，所述加强部包括第一 加强层，其中，在沿着垂直于衬底面的方向观察时，该第一加强层重叠配置 于所述布线上。3. 如权利要求2所述的半导体器件，其特征在于，所述第一加强层具有 与所述布线大致相同的平面形状。4. 如权利要求2或3所述的半导体器件，其特征在于，所述第一加强层 配置在所述布线的大致正下方。5. 如权利要求2至4中任一项所述的半导体器件，其特征在于，所述第一加强层配置在所述布线的大致正上方。6. 如权利要求2至5中任一项所述的半导体器件，其特征在于，所述加 强部包括第二加强层，其中，在沿着垂直于衬底面的方向观察时，所述第二 加强层以不重叠于所述布线上的方式配置。7. 如权利要求6所述的半导体器件，其特征在于，所述第二加强层的至 少一部分形成为与所述第一加强层同一个层。8. 如权利要求6或7所述的半导体器件，其特征在于，所述第二加强层 的一部分形成为与所述布线同一个层。9. 如权利要求6至8中任一项所述的半导体器件，其特征在于，所述第 二加强层在同一个面内与所述第一加强层交叉并延伸。10. 如权利要求6至8中任一项所述的半导体器件，其特征在于，所述 第二加强层在同一个面内与所述第一加强层并列并延伸。11. 如权利要求10所述的半导体器件，其特征在于，所述第二加强层配 置在相邻的2个所述第一加强层之间的大致中央。12. 如权利要求6至11中任一项所述的半导体器件，其特征在于，在 沿着垂直于衬底面的方向观察时，所述第二加强层重叠配置于键合点或者球栅...

【专利技术属性】
技术研发人员：铃木贵志，小泽清，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]