掺杂区的形成方法技术

本发明专利技术涉及一种掺杂区的形成方法，适用于一基底，基底上已形成有多个互相平行的第一栅极与多个互相平行的第二栅极。其中这些第一栅极往第一方向延伸，这些第二栅极往二方向延伸，且第一方向与第二方向相交。此方法包括在平行第一栅极，且与基底的垂直切面夹一倾斜角θ的方向上，对基底进行一第一导电型掺杂剂注入工艺，于这些第一栅极之间形成一第一导电型掺杂区，其中，这些第二栅极阻挡第一导电型掺杂剂注入于这些第二栅极周围的基底中。

【技术实现步骤摘要】

本专利技术是有关于一种集成电路的制造方法，且特别是有关于一种掺杂区 的形成方法。
技术介绍
在半导体工业上，不论是早期的pn 二极管、双载流子晶体管(Bipolar Transistor),或是目前使用的金属氧化物半导体晶体管(MOS)、逻辑元件与存 储器元件等，这些固态元件(Solid State Device)都必须应用掺杂(Doping)的技 术，制作出各种n型或p型掺杂区。在现今的超大型集成电路工艺上，主要的掺杂技术有扩散法与离子注入 法。离子注入法是将掺杂剂以离子的形式，借着提升它的能量(动能)，直 接把它打进硅里面。由于离子注入法能够提供较佳的掺杂剂轮廓(Dopant Profile),且能对所注入的掺杂剂浓度高低进行调控，已成为目前最主要的掺 杂技术。然而，由于基底上并不是单只形成p型或是n型掺杂区。例如以CMOS 元件而言，基底中不同区域就需要形成有P型阱区、N型源极/漏极区、N型 阱区、P型源极/漏极区等各种掺杂剂浓度、轮廓深浅不一的各种掺杂区。因 此，目前公知技术中，都是在进行离子注入的前，先利用光掩模与光刻蚀刻 工艺，先形成图案化光致抗蚀剂层覆盖住不欲注入此种导电型离子的区域， 的后始进行后续的工艺。换言的，若是要形成上述P型阱区、N型源极/漏极区、N型阱区、P型 源极/漏极区等等的掺杂区，往往会需要多道光掩模与光刻蚀刻步骤才能够完 成。这不但使得整个工艺变得相当繁瑣，拉长工艺时间，同时也导致了制造 成本的增加。
技术实现思路
有鉴于此，依照本专利技术提供实施例的目的就是在提供一种，可以免除光掩模与光刻蚀刻工艺等步骤，缩短制造流程，并且降低制 造成本。依照本专利技术提供实施例的另一目的是提供一种，无须 图案化光致抗蚀剂层的形成，即可于预定区域形成特定导电型的掺杂区。本专利技术提出一种，适用于一基底，基底上已形成有多 个互相平行的第 一栅极与多个互相平行的第二栅极，其中这些第 一栅极往一 第一方向延伸，这些第二栅极往一第二方向延伸，且第一方向与第二方向相交，此方法包括在平行第一栅极，且与基底的垂直切面夹一倾斜角e的方向 上，对基底进行一第一导电型掺杂剂注入工艺，于这些第一栅极之间形成一 第一导电型掺杂区，其中，这些第二栅极阻挡第一导电型掺杂剂注入于这些 第二栅极周围的基底中。依照本专利技术的实施例所述的，更包括在平行第二栅 极，且与基底的垂直切面夹一倾斜角5的方向上，对基底进行第二导电型掺 杂剂注入工艺，于这些第一栅极之间形成第一导电型掺杂区，其中，这些第 一栅极阻挡第二导电型掺杂剂注入于这些第 一栅极周围的基底中。依照本专利技术的实施例所述的，其中这些第 一栅极的高度为H1，这些第一栅极的间距为Wl,倾斜角S^tan(Wl/Hl)。依照本专利技术的实施例所述的，其中这些第二栅极的高度为H2，这些第二栅极的间距为W2,倾斜角e^tan(W2/H2)。依照本专利技术的实施例所述的，其中基底上更包括第一有源区与第二有源区，.这些第一栅极位于第一有源区上.，这些第二栅极位于第二有源区上。依照本专利技术的实施例所述的，更包括二第 一虛拟栅 极，分别形成于第一有源区两侧，且平行第一栅极。依照本专利技术的实施例所述的，更包括二第二虚拟栅 极，形成于第一有源区上，且分别位于第一虛拟栅极与第一栅极之间。依照本专利技术的实施例所述的，更包括二第三虛拟栅 极，分别形成于第二有源区两侧，且平行第二栅极。依照本专利技术的实施例所述的，更包括二第四虛拟栅 极，形成于第二有源区上，且分别位于第三虚拟栅极与第二栅极之间。依照本专利技术的实施例所述的，其中第一方向大约垂直于第二方向。本专利技术提出另一种，此方法包括提供一基底，基底包 括第 一有源区与第二有源区，第 一有源区两侧的基底上设置有二互相平行的第 一虚拟栅4及，第二有源区两侧的基底上^殳置有二互相平行的第二虛拟栅极，这些第一虚拟栅极与这些第二虚拟栅极垂直。此方法包括在平行第一虚 拟栅极，且与基底的垂直切面夹一倾斜角e的方向上，对基底进行一第一导 电型掺杂剂注入工艺，于第一有源区形成一第一导电型掺杂区，这些第二虛拟栅极阻挡第 一导电型掺杂剂注入于第二有源区的基底中；以及在平行第二 虛拟栅极，且与基底的垂直切面夹一倾斜角S的方向上，对基底进行一第二 导电型掺杂剂注入工艺，于第二有源区形成一第二导电型掺杂区，这些第一 虛拟栅极阻挡第 一导电型掺杂剂注入于这些第 一有源区的基底中。依照本专利技术的实施例所述的#^杂区的形成方法，其中第一虚拟栅极的高 度为Tl,第一有源区的宽度为Ll,第一有源区与第一虛拟栅极之间的间距 为Dl,倾斜角5^tan[(Ll+Dl)/T1]。依照本专利技术的实施例所述的，其中第二虚拟栅极的高 度为T2，第二有源区的宽度为L2，第二有源区与第二虚拟栅极之间的间距 为D2，倾斜角e^tan[(L2+D2)/T2]。依照本专利技术的实施例所述的，更包括一第二导电型晶 体管设置于第一有源区上。依照本专利技术的实施例所述的，更包括一第 一导电型晶 体管设置于第二有源区上。依照本专利技术的实施例所述的，其中第 一有源区的基底 上更包括设置有一第一栅极。依照本专利技术的实施例所述的，其中第 一导电型掺杂区 是设置于第一栅极两侧，作为一第一导电型源极/漏极区之用。依照本专利技术的实施例所述的，其中第二有源区的基底 上更包括设置有一第二栅极。依照本专利技术的实施例所述的，其中第二导电型掺杂区 是设置于第二栅极两侧，作为 一 第二导电型源极/漏极区之用。依照本专利技术的实施例所述的，其中第一导电型为N 型，第二导电型为P型。上述，利用栅极的布局走向，控制适当的方向与角度 进行掺杂剂注入工艺，无须光掩模及光刻蚀刻等工艺，即得以在不同区域形 成不同导电型的掺杂区，既缩短制造流程，亦可降低制造成本。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举实 施例，并配合所附图式，作详细i兌明如下。附图说明图1A与图2A是绘示本专利技术一实施例的一种掺杂区形成方法示意图。 图1B与图2B是分别沿着图1A与图2A的切线I-I，的结构剖面图。 图1C与图2C是分别沿着图1A与图2A的切线II-n，的结构剖面图。 图3A与图3B是绘示本专利技术另一实施例的一种示意图。图4A与图4B是绘示本专利技术又一实施例的一种示意图。图5A与图5B是绘示本专利技术再一实施例的一种示意图。图6A与图7A是绘示本专利技术一实施例的运用于阱区延伸结构的掺杂区 的形成方法俯视图。图6B与图7B是分别沿着图6A与图7A的切线I-I，的结构剖面图。 图6C与图7C是分别沿着图6A与图7A的切线II-n，的结构剖面图。主要元件符号说明100、300、 400、 500、 600:基底100a、600a:基底的垂直切面110、310、 410、 510、 610:第一栅极120、320、 420、 520、 620:第二栅极130、330、 430、 530、 630:第一导电型掺杂剂注入工艺135、335、 435、 535:第一-导电型掺杂区138:第一导电型晶体管140、340、 440、 540、 640:第二导电型掺杂剂注入工艺145、345、 445、 545:第二-导电型掺杂区148:第二导电型晶体管303、 403、 403a、 503、 603:第一有源区305、 405、 本文档来自技高网...

【技术保护点】
一种掺杂区的形成方法，适用于一基底，所述基底上已形成有多个互相平行的第一栅极与多个互相平行的第二栅极，其中所述第一栅极往一第一方向延伸，所述第二栅极往一第二方向延伸，且所述第一方向与所述第二方向相交，所述方法包括：在平行所述第一栅极 ，且与所述基底的垂直切面夹一倾斜角θ的方向上，对所述基底进行一第一导电型掺杂剂注入工艺，于所述第一栅极之间形成一第一导电型掺杂区，其中，所述第二栅极阻挡所述第一导电型掺杂剂注入于所述第二栅极周围的所述基底中。

【技术特征摘要】
1. 一种掺杂区的形成方法，适用于一基底，所述基底上已形成有多个互相平行的第一栅极与多个互相平行的第二栅极，其中所述第一栅极往一第一方向延伸，所述第二栅极往一第二方向延伸，且所述第一方向与所述第二方向相交，所述方法包括在平行所述第一栅极，且与所述基底的垂直切面夹一倾斜角θ的方向上，对所述基底进行一第一导电型掺杂剂注入工艺，于所述第一栅极之间形成一第一导电型掺杂区，其中，所述第二栅极阻挡所述第一导电型掺杂剂注入于所述第二栅极周围的所述基底中。2. 如权利要求1的掺杂区的形成方法，更包括在平行所述第二栅极， 且与所述基底的垂直切面夹一倾斜角5的方向上，对所述基底进行一第二导 电型掺杂剂注入工艺，于所述第 一栅极之间形成一第 一导电型掺杂区，其中， 所述第一栅极阻挡所述第二导电型掺杂剂注入于所述第一栅极周围的所述 基底中。3. 如权利要求2的掺杂区的形成方法，其中所述第一栅极的高度为 Hl,所述第一栅极的间距为Wl,所述倾斜角S^tan(Wl/Hl)。4. 如权利要求1的掺杂区的形成方法，其中所述第二栅极的高度为 H2,所述第二栅极的间距为W2,所述倾斜角e^tan(W2/H2)。5. 如权利要求1的掺杂区的形成方法，其中所述基底上更包括一第一 有源区与一第二有源区，所述第一栅极位于所述第一有源区上，所述第二栅 极位于所述第二有源区上。6. 如权利要求5的掺杂区的形成方法，更包括二第一虛拟栅极，分别 形成于所述第 一有源区两侧，且平行所述第 一栅极。7. 如权利要求6的掺杂区的形成方法，更包括二第二虚拟栅极，形成 于所述第 一有源区上，且分别位于所述第 一虛拟栅极与所述第 一栅极之间。8. 如权利要求5的掺杂区的形成方法，更包括二第三虚拟栅极，分别 形成于所述第二有源区两侧，且平行所述第二栅极。9. 如权利要求8的掺杂区的形成方法，更包括二第四虛拟栅极，形成 于所述第二有源区上，且分别位于所述第三虛拟栅极与所述第二栅极之间。10. 如权利要求1的掺杂区的形成方法，其中所述第一方向大约垂直11. 一种掺杂区的形成方法，所述方法包括提供一基底，所述基底包括一第一有源区与...

【专利技术属性】
技术研发人员：魏鸿基，毕嘉慧，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]