半导体器件及其制造方法技术

本发明专利技术的目的在于，提供一种构成电容器的电介质膜的铁电体或者高介电常数电介体的结晶度良好，而且电容器的交换电量高、可低电压动作的高可靠性的半导体器件以及其制造方法。在半导体衬底１１０上形成晶体管Ｔ１、Ｔ２之后，形成阻止层１２０以及层间绝缘膜１２１。然后，在层间绝缘膜１２１形成接触孔，而且在层间绝缘膜１２１上形成铜膜，并在接触孔内埋入铜。之后，通过低压ＣＭＰ研磨或者ＥＣＭＰ研磨去除层间绝缘膜１２１上的铜膜使表面平坦，从而形成插塞１２４ａ、１２４ｂ。接着，形成阻挡金属１２５、下部电极１２６ａ、铁电膜１２７以及上部电极１２８ａ。由此形成具有铁电电容器１３０的半导体器件（ＦｅＲＡＭ）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有在一对电极之间夹持铁电膜或者高介电常数电介体膜 而构成的铁电电容器或者高介电常数电介体电容器的半导体器件及其制造 方法，特别涉及具有由铁电电容器或者高介电常数电介体电容器和晶体管构 成的存储单元的。
技术介绍
近年来，随着数字技术的发展，对大容量数据高速地进行处理的必要性 不断提高，而对电子设备所使用的半导体器件要求更进一步的高集成化和高性能化。因此，为了实现半导体记忆装置(DRAM: Dynamic Random—Access Memory:动态随机存储器)的高集成化，作为构成DRAM的电容器的绝 缘膜材料，广泛地研究采用铁电体材料或者高介电常数电介体材料来代替一 直以来使用的硅氧化物或者硅氮化物的技术。FeRAM (Ferroelectric Random Access Memory:铁电存储器)是对电容 器绝缘膜(电容绝缘膜)使用了铁电体的非易失性半导体记忆装置，其利用 铁电体的磁滞特性记忆数据。铁电体具有若施加电压则产生极化，之后即使 停止施加电压也维持自发极化的特性。另外，若将施加电压的极性改变，则 自发极性也改变。从而，能够使一侧极性对应于1、另一侧极性对应于 0而记录数据，并能够通过检测自发极化的极性读出所记忆的数据。构成FeRAM电容器的铁电膜由锆钛酸铅(PZT)、掺杂了 La的PZT (PLZT)、掺杂了微量的Ca、 Sr或Si的PZT类材料、或者SrBi2Ta209(SBT、 Yl)或SrBi2(Ta、 Nb)209(SBTN、 YZ)等铋层状结构的化合物形成，并通过溶 胶-凝胶法、溅射法或者MOCVD (Metal Organic Chemical Vapor Deposition: 金属有机化学气相沉积)法等形成膜。通常通过这些成膜法，在下部电极上形成非结晶或者微结晶状态的铁电 膜，之后通过热处理，使其结晶结构变为钙钛矿结构或者铋层状结构。作为 电容器的电极材料，需要难以氧化的材料，或者是即使被氧化也能够维持导电性的材料，因此一般广泛使用Pt (铂)、Ir (铱)以及IrOx (氧化铱)等铂类金属或其的氧化物。此外，作为配线材料，与通常的半导体器件相同一般使用Al (铝)。由于FeRAM也与其他半导体器件同样需要更高的高集成化和高性能 化，所以今后要减少单元面积。为了减少单元面积，公知釆用堆叠结构来代 替现有的平面结构的方法有效。在此，所谓堆叠结构是指在构成存储单元的 晶体管的漏极上形成的插塞(接触塞)正上方形成电容器的结构。在现有的 堆叠结构的FeRAM中，电容器是在W (钨)插塞的正上方依次层叠阻挡金 属、下部电极、铁电膜以及上部电极而构成的。阻挡金属具有防止W插塞 氧化的作用。多选择兼有阻挡金属的和下部电极效果的材料。因此，虽然难 以明确地区分阻挡金属与下部电极材料，但阻挡金属与下部电极通常由从 TiN膜、TiAlN膜、Ir膜、IrOj莫、Pt膜以及SRO (SrRu03)膜中选择的两 种以上膜的组合而形成。在JP特开2000—31421号公报中，记载了这样的技术为了防止存储 节点过度颈縮的现象，在形成凹槽的W插塞以填充接触孔的一部分之后， 通过在整个面上依次形成导电体膜(例如，Cu膜)以及绝缘膜(例如，SiON 膜)，之后，对导电体膜以及绝缘膜进行CMP(Chemical Mechanical Polishing: 化学机械研磨)，由此形成在中心部埋设绝缘物体的结构的接触塞。此外，在JP特开平10—242423号公报中，公开了这样的半导体器件 通过在第一层间绝缘膜的接触孔中填充多晶硅而形成的第一插塞上，层叠在 第二层间绝缘膜的接触孔填充W而形成的第二插塞，并在该第二插塞上形 成电容器。进而，在JP特开2003—68993号公报中，提出了这样的方案为了避免在高浓度氢气环境中进行处理时出现的电容绝缘膜的特性劣化现象，在接 触孔内面上形成由TiAlN、 TiN或者TaN等构成的防氢气透过膜之后，形成 W插塞。但是，本申请的专利技术人等认为在上述现有技术中存在如以下所述的问题 点。图1是示出现有技术中问题点的示意图，其是以通过SEM (Scanning Electron Microscope:扫描电子显微镜)拍摄的照片为基础绘出来的图。在该 图1中，10表示半导体衬底、ll表示层间绝缘膜、12表示W(钨)插塞、13表示阻挡金属、14表示电容器的下部电极、15表示铁电膜、以及16表示 电容器的上部电极。在上述的现有技术中，都是将W埋入形成在半导体衬底10上的层间绝缘膜11中的接触孔中之后，对层间绝缘膜11上多余的W进行CMP研磨， 使W只留在接触孔内，由此形成插塞12。但是，如图1所示，在CMP研磨 过程中，在插塞12的表面上出现凹槽(凹陷或者侵蚀)。如果发生这种情 况，则在插塞12上方的部分和平坦面上方的部分，阻挡金属13和下部电极 14的结晶度不同，而在下部电极14上形成的铁电膜15的结晶度变低。由此， 电容器的交换电量降低，因此发生可靠性降低同时低电压动作变困难的问 题。图2是示出在半导体衬底上形成层间绝缘膜11和W插塞12，进而在其 上形成阻挡金属13、下部电极14以及铁电膜15的状态的电子显微镜的图像。 另外，图3 (a) (e)是在图2中a e所示的部分中的控制视野电子束衍 射图像。从图3 (c)所示的电子束衍射图像，可知在平坦部中的阻挡金属 13和下部电极14之间的界面部分(图2中用c表示的部分)，结晶(111) 取向的情况。另外，从图3 (d)所示的电子束衍射图像，可知在平坦部上方 的部分(图2中用d表示的部分)，铁电膜15 (PZT) (111)取向的事实。 但是，从图3 (a) 、 (b)所示的电子束衍射图像，可知在出现凹槽的W插 塞12上方的阻挡金属13和下部电极14的界面部分(图2中用a及b表示 的部分)，结晶(111)取向的事实。另外，从图3 (e)所示的电子束衍射 图像，可知在其上方部分(图2中用e表示的部分)，铁电膜15 (PZT)没 有(111)取向的事实。艮P，由于W插塞的凹槽的影响，铁电膜出现结晶无序的现象，结果， FeRAM的特性明显下降。专利文献l: JP特开2000-31421号公报专利文献2: JP特开平10-242423号公报专利文献3: JP特开2003-68993号公报
技术实现思路
本专利技术的目的在于，提供一种构成电容器的电介质膜的铁电体或者高介电常数电介体的结晶度良好，而且电容器的交换电量高、可低电压动作的高 可靠性的半导体器件以及其制造方法。本专利技术的半导体器件，具有半导体衬底；杂质区域，其向所述半导体衬底导入杂质而形成；层间绝缘膜，其形成在所述半导体衬底上；导电插塞， 其贯通所述层间绝缘膜而形成；电容器，其配置于所述导电插塞的上方，所 述半导体器件的特征在于，所述电容器由下部电极、电介质膜以及上部电极构成，其中，所述下部电极经由所述导电插塞电连接至所述杂质区域，所述 电介质膜由该下部电极上的铁电体或者高介电常数电介体形成，所述上部电 极位于该电介质膜上，而且至少在所述导电插塞的上部、或者所述导电插塞 和所述电容器的所述下部电极之间，配置有上表面平坦的铜膜。在本专利技术中，至少在导电插塞的上部、或者导电插塞和电本文档来自技高网...

【技术保护点】
一种半导体器件，具有：半导体衬底；杂质区域，其向所述半导体衬底导入杂质而形成；层间绝缘膜，其形成在所述半导体衬底上；导电插塞，其贯通所述层间绝缘膜而形成；电容器，其配置于所述导电插塞的上方，所述半导体器件的特征在于，所述电容器由下部电极、电介质膜以及上部电极构成构成，其中，所述下部电极经由所述导电插塞电连接至所述杂质区域，所述电介质膜由该下部电极上的铁电体或者高介电常数电介体形成，所述上部电极位于该电介质膜上，而且至少在所述导电插塞的上部、或者所述导电插塞和所述电容器的所述下部电极之间，配置有上表面平坦的铜膜。

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，具有半导体衬底；杂质区域，其向所述半导体衬底导入杂质而形成；层间绝缘膜，其形成在所述半导体衬底上；导电插塞，其贯通所述层间绝缘膜而形成；电容器，其配置于所述导电插塞的上方，所述半导体器件的特征在于，所述电容器由下部电极、电介质膜以及上部电极构成构成，其中，所述下部电极经由所述导电插塞电连接至所述杂质区域，所述电介质膜由该下部电极上的铁电体或者高介电常数电介体形成，所述上部电极位于该电介质膜上，而且至少在所述导电插塞的上部、或者所述导电插塞和所述电容器的所述下部电极之间，配置有上表面平坦的铜膜。2. 如权利要求1所述的半导体器件，其特征在于，在所述接触孔的下 部配置有由钨或者多晶硅形成的导电体膜而作为所述导电插塞的一部分。3. 如权利要求1所述的半导体器件，其特征在于，在所述电容器的所 述下部电极下形成有阻止氧透过的阻挡金属。4.如权利要求3所述的半导体器件，其特征在于，所述阻挡金属是利 用从由TiAlN、 Ir以及Ru组成的组中选择的导电体形成的。5. 如权利要求1所述的半导体器件，其特征在于，在所述接触孔的壁 面上形成有由导电体形成的紧贴层，其中，所述导电体是从由Ti、 TiN、TiAlN、 Ta、 TaN、 Ir、 IrOx、 Pt以及Ru组成的组中选择的。6. —种半导体器件的制造方法，其特征在于，包括 向半导体衬底导入杂质，从而形成杂质区域的工序； 在所述半导体衬底上形成层间绝缘膜的工序； 在所述层间绝缘膜形成贯通所述杂质区域的接触孔的工序； 形成覆盖所述接触孔的壁面的导电紧贴层的工序； 在所述层间绝缘膜上形成铜膜的同时，向所述接触孔内填充铜的工序； 对所述铜膜进行低压化学机械研磨或者电化学机械研磨，以使铜膜仅留在所述接触孔内，由此形成导电插塞的工序；在所述导电插塞的上方形成电容器的工序，所述电容器由下部电极、电介质膜以及上部电极构成，其中，所述下部电极与所述导电插塞电连接，所 述电介质膜由该下部电极上的铁电体或者高介电常数电介体形成，所述上部 电极位于该电介质膜上。7. 如权利要求6所述的半导体器件的制造方法，其特征在于，在进行所述低压化学机械研磨或者所述电化学机械研磨时的压力大于等于0.05psi (3.45Xl02Pa)且小于lpsi (6.89X103Pa)。8. 如权利要求6所述的半导体器件的制造方法，其特征在于， 在形成导电紧贴层的工序之后，包括在所述接触孔的下部填充钨或者多晶硅膜的工序，在形成所述铜膜时，向所述接触孔内的剩余部分填充铜。9. 如权利要求6所述的半导体器件的制造方法，其特征在于，通过电 镀法、化学溶液沉积法、化学气相沉积法、金属有机化学气相沉积法、液源 化学气相沉积法以及物理气相沈积法中的任一方法形成所述铜膜。10. 如权利要求6所述的半导体器件的制造方法，其特征在于，在所述 导电插塞上，利用从由TiAlN、 Ir以及...

【专利技术属性】
技术研发人员：王文生，
申请(专利权)人：富士通半导体股份有限公司，
类型：发明
国别省市：JP[日本]