电子器件制造技术

一种电子器件，包括用于支持迁移电荷载流子的衬底，形成在衬底表面上的绝缘特征，以限定所述绝缘特征两侧的第一和第二衬底区域，第一和第二衬底区域通过由所述绝缘特征限定的伸长沟道连接，所述沟道在所述衬底中提供从第一区域到第二区域的电荷载流子流动路径，第一和第二衬底区域之间的导电率取决于第一和第二衬底区域之间的电势差。在所述衬底内三个维度中的每一维度上，迁移电荷载流子均可以处于至少两种模式。衬底可以是有机材料。迁移电荷载流子可以具有０．０１ｃｍ↑［２］／Ｖｓ到１００ｃｍ↑［２］／Ｖｓ范围内的迁移率，并且电子器件可以是ＲＦ器件。还描述了用于形成此类器件的方法。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及包括平面电子器件在内的电子器件、此类电子器件的应 用及其制造方法。本专利技术尤其适合纳米电子器件，但并不局限于此。
技术介绍
EP 0464,831描述了一种利用诸如2DEG (二维电子气)之类的2D (二维)电荷载流子层的晶体管器件。为了形成2DEG， 2D电荷载流子 层必须具有小于电荷载流子波长(即，电子波长)的厚度，以使电荷载 流子只能在该层的两个维度内运动。该晶体管是通过在2D电荷载流子 层中构造横向势垒而形成的。WO 02/086973描述了怎样可以形成二极管器件(例如，自开关二极 管)。WO 06/008467描述了基于这种SSD的电压-电流特性具有一定程 度的滞后的未预料到的效应，怎样可以将这种SSD用作存储单元。图 1A示出了可以用于形成这种SSD的半导体层结构。图1A示出了晶片120'。晶片120，是调制掺杂的Ina75Gao.25AS/InP 量子阱晶片。用于形成SSD/存储单元110的衬底120的晶片120'可以视 为由至少四个离散层120a、 120b、 120c和120d形成。两个层120a和 120b由未掺杂InP形成，这些层是由杂质(即，掺杂物)分离的。第三层120c由未掺杂GalnAS形成。典型地，第三层大约是9nm厚 (即，小于电子波长)。第三层为二维电子气提供量子阱。第四层是由未掺杂InP形成的另一层。因此，用于形成量子阱的层 夹在另一半导体的两层(120b， 120d)之间。上面两层120a和120b限 定了存储单元衬底表面下量子阱的深度。典型地，其他层120a和120b 各自均有20nm厚，g卩，包含二维电子气的量子阱形成在衬底表面下大 约40nm。图1B和1C分别示出了 SSD 120的平面图和沿图IB中线CC的截 面图。一旦形成了晶片120，，则在表面上形成绝缘特征(例如，绝缘凹 槽)130、 132和134，以提供器件功能性。可以使用纳米光刻来形成凹 槽130、 132和134。将凹槽130、 132和134蚀刻通过二维电子气层142。凹槽用于将衬底120的上表面分成两个区域122和124。两个区域 122和124通过在凹槽132和134之间延伸并由凹槽132和134限定的 沟道140连接。凹槽130延伸至存储单元120的上表面的边缘，从而将 上表面分离成两个离散区域122和124，沟道140提供这两个表面区域 122和124之间的电流流动路径。沟道140具有宽度Wc和长度Lc。凹槽或沟槽具有宽度Wt，并延 伸至衬底表面下的深度Dt。 二维电子气在衬底表面下的深度是Dg。 Dt 大于Dg。典型尺寸是Dg在30nm到50nm之间。2DEG的厚度在5nm 到10nm之间(即，小于电子波长)。沟道宽度Wc在10nm到50nm之 间。凹槽宽度Wt在10nm到300nm之间。沟道长度Lc是沟道宽度Wt 的3到4倍，即，Lc在30腿到1.2拜之间。沟道的导电率取决于区域122和124之间的电势差(即，器件用作 二极管)。导电率的改变是由于对沟道内电荷载流子的横向耗尽区的改变 /控制。可以通过提供附加凹槽来实现晶体管，从而限定与沟道140相邻的 第三区域。向该区域施加适当电压也可以改变与沟道侧壁相邻的横向耗 尽区，从而也可以改变沟道电导。
技术实现思路
本专利技术实施例的目的是提供一种改进的平面电子器件。具体实施例 的目的是提供更易制造的平面电子器件以及制造此类器件的方法。在第一方面，本专利技术提供了一种电子器件，包括用于支持迁移电荷 载流子的衬底，形成在衬底表面上的绝缘特征，以限定所述绝缘特征两 侧的第一和第二衬底区域，第一和第二衬底区域通过由所述绝缘特征限 定的伸长沟道连接，所述沟道在所述衬底中提供从第一区域到第二区域的电荷载流子流动路径，第一和第二衬底区域之间的导电率取决于第一 和第二衬底区域之间的电势差，其中在所述衬底内三个维度中的每一维 度上，所述迁移电荷载流子均可以处于至少两种模式。包含所述迁移电荷载流子的衬底层可以具有比所述电荷载流子波 长大的厚度。本专利技术人认识到，无论现有技术的一般教义如何，这种电子器件不 需要二维电子气来起作用。因此，不需要形成包含迁移电荷载流子(例 如，空穴或电子)的层来限制电荷载流子的运动以共享单一的良好限定 的局域模，例如，具有小于电荷载流子波长的厚度。因为不需要针对相 关的二维电荷载流子(例如，电子气)形成量子阱，所以允许使用替代 的制造材料和成本较低的制造方法。在第二方面，本专利技术提供了一种电子器件，包括用于支持迁移电荷 载流子的衬底，形成在衬底表面上的绝缘特征，以限定所述绝缘特征两 侧的第一和第二衬底区域，第一和第二衬底区域通过由所述绝缘特征限 定的伸长沟道连接，所述沟道在所述衬底中提供从第一区域到第二区域 的电荷载流子流动路径，第一和第二衬底区域之间的导电率取决于第一 和第二衬底区域之间的电势差，其中所述衬底包括有机材料。以前， 一般认为这种器件需要由无机半导体材料形成，以提供靠近 沟道侧壁的相关横向耗尽区。有机材料被视为不适合形成平面电子器件， 这是因为在有机材料中至今还未报道过明显的耗尽区。但是，本专利技术人 所做的实验证明了并不需要耗尽区，并且可以成功地使用有机材料来形 成此类电子器件。相比于传统无机电子器件，可以更低成本制造有机电 子器件，并且有机电子器件可以具有更简单的封装，并与柔性电路兼容。在第三方面，本专利技术提供了一种电子器件，包括用于支持迁移电荷 载流子的衬底，形成在衬底表面上的绝缘特征，以限定所述绝缘特征两 侧的第一和第二衬底区域，第一和第二衬底区域通过由所述绝缘特征限 定的伸长沟道连接，所述沟道在所述衬底中提供从第一区域到第二区域 的电荷载流子流动路径，第一和第二衬底区域之间的导电率取决于第一 和第二衬底区域之间的电势差，其中所述迁移电荷载流子具有0.01cm2/Vs到100cmVVs范围内的迁移率。以前， 一般认为这种器件需要由高电子迁移率材料形成。虽然这种 看法对于包括纳米器件在内的许多电子器件而言是正确的，但是本专利技术 人认识到具有上述结构的电子器件(例如，平面器件，包括平面纳米晶 体管)不需要高电子迁移率材料来起作用。迁移电荷载流子可以具有至少为O.lcmVVs的迁移率。所述伸长沟道可以具有预定宽度，从而当在所述第一和第二衬底区 域之间施加电压差以使所述迁移电荷载流子流经所述伸长沟道时，第二 衬底区域中存在的电压经由所述绝缘特征影响到所述伸长沟道内存在的 耗尽区的大小，由此所述沟道的导电率特性取决于所述电压差。所述器件可以包括用于对RF信号进行整流的二极管。RF信号可以 在0.5MHz到lGHz之间。RF信号可以在0.5MHz到400MHz之间。所述迁移电荷载流子可以是电子。所述迁移电荷载流子可以是空穴。所述衬底的厚度可以大约20rnn。所述器件可以用作二极管。所述绝缘特征还可以限定与所述伸长沟道相邻的第三衬底区域，用 于施加电压以控制所述沟道的导电率。在所述沟道的与第三衬底区域相对的一侧上，所述绝缘特征还可以 限定与所述伸长沟道相邻的第四衬底区域，用于施加电压以控制所述沟 道的导电率。所述器件可以用作晶体管。所述器件可以是平面器件，其中将所述衬底设置在单个层内。 所述单个层可以不夹在叠层结构内本文档来自技高网...

【技术保护点】
一种电子器件，包括用于支持迁移电荷载流子的衬底，形成在衬底表面上的绝缘特征，以限定所述绝缘特征两侧的第一和第二衬底区域，第一和第二衬底区域通过由所述绝缘特征限定的伸长沟道连接，所述沟道在所述衬底中提供从第一区域到第二区域的电荷载流子流动路径，第一和第二衬底区域之间的导电率取决于第一和第二衬底区域之间的电势差，其中在所述衬底内三个维度中的每一维度上，所述迁移电荷载流子均处于至少两种模式。

【技术特征摘要】
【国外来华专利技术】GB 2005-5-9 0509410.7;GB 2005-5-9 0509411.51.一种电子器件，包括用于支持迁移电荷载流子的衬底，形成在衬底表面上的绝缘特征，以限定所述绝缘特征两侧的第一和第二衬底区域，第一和第二衬底区域通过由所述绝缘特征限定的伸长沟道连接，所述沟道在所述衬底中提供从第一区域到第二区域的电荷载流子流动路径，第一和第二衬底区域之间的导电率取决于第一和第二衬底区域之间的电势差，其中在所述衬底内三个维度中的每一维度上，所述迁移电荷载流子均处于至少两种模式。2. 如权利要求1所述的器件，其中包含所述迁移电荷载流子的衬 底层具有比所述电荷载流子波长更大的厚度。3. —种电子器件，包括用于支持迁移电荷载流子的衬底，形成在 衬底表面上的绝缘特征，以限定所述绝缘特征两侧的第一和第二衬底区 域，第一和第二衬底区域通过由所述绝缘特征限定的伸长沟道连接，所 述沟道在所述衬底中提供从第一区域到第二区域的电荷载流子流动路 径，第一和第二衬底区域之间的导电率取决于第一和第二衬底区域之间 的电势差，其中所述衬底包括有机材料。4. 一种电子器件，包括用于支持迁移电荷载流子的衬底，形成在 衬底表面上的绝缘特征，以限定所述绝缘特征两侧的第一和第二衬底区 域，第一和第二衬底区域通过由所述绝缘特征限定的伸长沟道连接，所 述沟道在所述衬底中提供从第一区域到第二区域的电荷载流子流动路 径，第一和第二衬底区域之间的导电率取决于第一和第二衬底区域之间 的电势差，其中所述迁移电荷载流子具有0.01cmVVs到100cmVVs范围内的迁移率。5. 如权利要求4所述的器件，其中所述迁移电荷载流子具有至少 为0.1cmVVs的迁移率。6. 如权利要求4或5所述的器件，其中所述伸长沟道具有预定宽 度，从而当在所述第一和第二衬底区域之间施加电压差以使所述迁移电荷载流子流经所述伸长沟道时，第二衬底区域中存在的电压经由所述绝 缘特征影响到所述伸长沟道内存在的耗尽区的大小，由此所述沟道的导 电率特性取决于所述电压差。7. 如权利要求4到6之一所述的器件，其中所述器件包括用于对 例如0.5MHz到1GHz之间的RF信号进行整流的二极管。8. 如前述权利要求之一所述的器件，其中所述迁移电荷载流子是 电子。9. 如前述权利要求之一所述的器件，其中所述迁移电荷载流子是 空穴。10. 如前述权利要求之一所述的器件，其中所述衬底的厚度大于 20nm。11. 如前述权利要求之一所述的器件，其中所述器件用作二极管。12. 如前述权利要求之一所述的器件，其中所述绝缘特征还限定与 所述伸长沟道相邻的第三衬底区域，用于施加电压以控制所述沟道的导 电率。13. 如权利要求12所述的器件，其中在所述沟道的与第三衬底区 域相反的一侧上，所述绝缘特征还限定与所述伸长沟道相邻的第四衬底 区域，用于施加电压以控制所述沟道的导电率。14. 如权利要求12或13所述的器件，其中所述器件用作晶体管。15. 如前述权利要求之一所述的器件，其中所述器件是平面器件， 并且所述衬底设置在单个层内。16. 如权利要求15所述的器件，其中所述单个层不夹在叠层结构 内由其他材料形成的两个附加层之间。17...

【专利技术属性】
技术研发人员：桑艾曼，
申请(专利权)人：纳米电子印刷有限公司，
类型：发明
国别省市：GB[英国]