PMOS管嵌入式双向可控硅静电防护器件制造技术

本发明专利技术公开了一种ＰＭＯＳ管嵌入式双向可控硅静电防护器件，包括Ｐ型衬底，Ｐ型衬底上设有第一Ｎ阱、第二Ｎ阱以及第一Ｎ阱和第二Ｎ阱之间的Ｐ阱，Ｎ阱上设有Ｎ＋扩散有源区和Ｐ＋扩散有源区，Ｐ阱上设有Ｐ＋扩散有源区，该Ｐ＋扩散有源区两端跨设于第一Ｎ阱和第二Ｎ阱上，Ｐ＋扩散有源区之间的Ｎ阱表面覆有多晶硅层，多晶硅层与Ｎ阱之间通过ＳｉＯ↓［２］氧化层隔离，各扩散有源区通过浅槽沟隔离。本发明专利技术双向可控硅静电防护器件应用于集成电路时，其上Ｐ＋扩散有源区之间的Ｎ阱表面的多晶硅层、Ｎ阱上的Ｐ＋扩散有源区和Ｎ＋扩散有源区相当于一个嵌入的ＰＭＯＳ管，可大大降低该器件的触发电压。

【技术实现步骤摘要】

本专利技术涉及集成电路
，尤其涉及一种PMOS管嵌入式双向可 控硅静电防护器件。
技术介绍
静电放电(ESD， Electron Static Discharge )是当 一个集成电路的管脚 浮接时，大量静电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗 时100ns。此外，在集成电路的静电放电时会产生数百甚至数千伏特的高 压，将集成电路中输入级的栅氧化层击穿。随着集成电路工艺的进步， MOS管的特征尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势 下，使用高性能的ESD防护器件来泄放静电电荷以保护栅极氧化层是十 分重要的。ESD现象的模型主要有四种人体放电模型(HBM)、机械放电模型 (MM)、器件充电模型(CDM)以及电场感应模型(FIM)。对一般集成电路产 品来说， 一般要经过人体放电模型，机械放电模型以及器件充电模型的测 试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具 有高性能、高耐受力的静电放电保护器件。目前已有多种静电防护器件被提出，比如二极管，栅极接地的PMOS 管，其中公认效果比较好的防护器件是可控硅(SCR， Silicon Controlled Rectifier)。在现实中，静电电流从集成电路的哪个管脚打进是随机的，所以对集 成电路进行ESD测试时，每两个管脚都要经过正负静电放电打击测试。 但是，上述传统的ESD防护器件都只能在一个方向上提供泄放通路，而 在另一个方向则依靠其寄生二极管来泄放ESD电流。如图1所示，现有的一种基于NPNPN结构的双向可控硅ESD防护器 件，P型衬底上为N阱区，在N阱区中进行P基区注入，P基区上设有 P+扩散有源区和N+扩散有源区，所有扩散有源区之间是用场氧(FOX)进4亍隔离 (A. Z. ^Vang and C. H. Tsay， A low-triggering circuitry for dual-direction ESD protection, Proceedings of the IEEE in Custom Integrated Circuits, 1999.pp. 139-142.)。防护器件两端的P基区上的N+扩散有源区和 P+扩散有源区分别接电学阳极(Anode)和电学阴极(Cathode )。该双向可控硅ESD防护器件虽然能在两个方向上提供提供泄放通路， 但触发电压一4殳较高，这大大限制了其应用范围。
技术实现思路
本专利技术提供了一种触发电压低的PMOS管嵌入式双向可控硅静电防 护器件。一种PMOS管嵌入式双向可控硅静电防护器件，包括P型衬底，P 型衬底上设有第一 N阱、第二 N阱以及第一 N阱和第二 N阱之间的P阱， 由外向内，第一 N阱上依次设有第一 N+扩散有源区、第一 P+扩散有源区， 第二 N阱上依次设有第二 N+扩散有源区、第二 P+扩散有源区，P阱上设 有第三P+扩散有源区，第三P+扩散有源区两端分别跨设于第一 N阱和第 二 N阱上，第一 P+扩散有源区与第三P+扩散有源区之间的第一 N阱表面 以及第二 P+扩散有源区与第三P+扩散有源区之间的第二 N阱表面覆有多 晶硅层，多晶硅层与第一N阱和第二N阱之间通过Si02氧化层隔离，除 第三P+扩散有源区与第一 P+扩散有源区和第二 P+扩散有源区外，各扩散 有源区通过戌槽沟(STI)隔离。P阱上设有浅槽沟，浅槽沟将第三P+扩散有源区隔断。 上述双向可控硅静电防护器件应用于集成电路中时，其具体线路连接 方式》口下第一 N阱上的第一 N+扩散有源区、第一 P+扩散有源区和多晶硅层通 过导线连接电学阳极，第二N阱上的第二N+扩散有源区、第二P+扩散有 源区和多晶硅层通过导线连接电学阴极。本专利技术双向可控硅静电防护器件应用于集成电路时，其上P+扩散有 源区之间的N阱表面的多晶硅层、N阱上的P+扩散有源区和N+扩散有源 区相当于一个嵌入的PMOS管，可大大降低该器件的触发电压。本专利技术双向可控硅静电防护器相当于一个由PMOS辅助触发的SCR， 具有二次触发的特性，且由于比普通的SCR多了一条电流泄放通道，因而可以泄放更大的热击穿电流。第一次触发电压由栅极接高电位的PMOS 管决定，第二次触发电压由SCR决定。由于PMOS管的触发电压低，导 通电阻较大，在第一次触发后^f艮快就可以达到第二次触发的电压，因此起 主体作用的SCR很快就能导通，从而保证了 ESD电流的迅速泄放。通过调整扩散有源区的宽度和多晶硅的尺寸(二者同时变化)，可以 调整第一次触发电压。附图说明图1为现有双向可控硅静电防护器件的剖面图2为图1所示器件带外加辅助触发电路的等效电路原理图3为本专利技术双向可控硅静电防护器件的剖面图4为本专利技术另一种双向可控硅静电防护器件的剖面图5为本专利技术另一种双向可控硅静电防护器件的俯^f见图。具体实施例方式如图3所示， 一种PMOS管嵌入式双向可控硅静电防护器件，包括P 型衬底3， P型衬底3上设有第一N阱1、第二N阱2以及第一N阱1和 第二N阱2之间的P阱6。由外向内，第一N阱1上依次设有第一N+扩散有源区11、第一P十 扩散有源区12，第二N阱2上依次设有第二N+扩散有源区21、第二P十 扩散有源区22， P阱6上设有第三P+扩散有源区7,第三P+扩散有源区 7跨设于第一N阱1和第二N阱2上，即第一N阱1和第二N阱2与P 阱6的边界线位于第三P+扩散有源区7下方。如图4和图5所示，P阱6上还可以设有浅槽沟4,将第三P+扩散有 源区7隔断， 一分为二。第一P+扩散有源区12与第三P+扩散有源区7之间的第一N阱l表 面覆有多晶硅层5a,多晶硅层5a与第一N阱通过Si02氧化层隔离，第二 P+扩散有源区22与第三P+扩散有源区7之间的第二 N阱2表面覆有多晶 硅层5b,多晶硅层5b与第二 N阱2之间通过Si02氧化层隔离。除第三P+扩散有源区7与第一P+扩散有源区12和第二P+扩散有源 区22外，各扩散有源区均通过浅槽沟4隔离，即多晶硅层5a下方的第一N阱1以及多晶硅层5b下方的第二N阱2上未i殳浅沟槽4。上述双向可控硅静电防护器件应用于集成电路中时，其具体线路连接 方式^t下第一N阱1上的第一N+扩散有源区11、第一P+扩散有源区12和多 晶硅层56a通过导线连接电学阳极，第二 N阱2上的第二 N+扩散有源区 21、第二P+扩散有源区22和多晶硅层56b通过导线连接电学阴极。本文档来自技高网...

【技术保护点】
一种ＰＭＯＳ管嵌入式双向可控硅静电防护器件，包括Ｐ型衬底（３），其特征在于：Ｐ型衬底（３）上设有第一Ｎ阱（１）、第二Ｎ阱（２）以及第一Ｎ阱（１）和第二Ｎ阱（２）之间的Ｐ阱（６），由外向内，第一Ｎ阱（１）上依次设有第一Ｎ＋扩散有源区（１１）、第一Ｐ＋扩散有源区（１２），第二Ｎ阱（２）上依次设有第二Ｎ＋扩散有源区（２１）、第二Ｐ＋扩散有源区（２２），Ｐ阱（６）上设有第三Ｐ＋扩散有源区（７），第三Ｐ＋扩散有源区（７）两端分别跨设于第一Ｎ阱（１）和第二Ｎ阱（２）上，第一Ｐ＋扩散有源区（１２）与第三Ｐ＋扩散有源区（７）之间的第一Ｎ阱（１）表面以及第二Ｐ＋扩散有源区（２２）与第三Ｐ＋扩散有源区（７）之间的第二Ｎ阱（２）表面覆有多晶硅层（５ａ，５ｂ），多晶硅层（５ａ，５ｂ）与第一Ｎ阱（１）和第二Ｎ阱（２）之间通过ＳｉＯ↓［２］氧化层隔离，除第三Ｐ＋扩散有源区（７）与第一Ｐ＋扩散有源区（１２）和第二Ｐ＋扩散有源区（２２）外，各扩散有源区均通过浅槽沟（４）隔离。

【技术特征摘要】
1. 一种PMOS管嵌入式双向可控硅静电防护器件，包括P型衬底(3)，其特征在于P型衬底(3)上设有第一N阱(1)、第二N阱(2)以及第一N阱(1)和第二N阱(2)之间的P阱(6)，由外向内，第一N阱(1)上依次设有第一N+扩散有源区(11)、第一P+扩散有源区(12)，第二N阱(2)上依次设有第二N+扩散有源区(21)、第二P+扩散有源区(22)，P阱(6)上设有第三P+扩散有源区(7)，第三P+扩散有源区(7)两端分别跨设于第一N阱(1)和第二N阱(2)上，第一P+扩散有源区(12)与第三P+扩散...

【专利技术属性】
技术研发人员：朱科翰，董树荣，韩雁，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86[中国|杭州]