氧化硅层的选择性移除制造技术

本发明专利技术涉及一种制备器件的方法，包括在所述器件的第一区域内形成第一氧化硅层，在所述器件的第二区域内形成第二氧化硅层，将第一类型的掺杂离子注入到所述第一区域中，将第二类型的掺杂离子注入到所述第二区域中，以及蚀刻所述第一和第二区域一预定的持续时间以便移除所述的第一氧化硅层并保留所述第二氧化硅层的至少一部分。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体器件的制造方法。尤其是，本专利技术涉及互补型金属氧化物半导体(CMOS)技术。
技术介绍
在现代的CMOS技术中，有利用全硅化(FUSI, fblly silicided)栅极的趋 势。在这种器件中希望具有N沟道金属氧化物半导体(MOS)晶体管上的特定 栅极硅化物和P沟道MOS晶体管上的不同栅极硅化物。硅化物可以是不同金 属的硅化物或具有不同化学计量特性的相同金属的硅化物。这种不同的化学计 量特性例如由硅层与不同厚度的金属层的反应引起。通常，形成不同类型的栅 极需要专用的掩模步骤，以使NMOS器件的栅电极的硅化物的形成与PMOS 器件的栅电极的硅化物的形成分开。图1A至1E示意性地示出了形成具有栅极的半导体器件的已知方法，其上 部包括不同的硅化物类型，如在美国申请US2005/0156208 (该文献没有公开 FUSI栅极)中所描述的。在这些图中，左侧对应于P沟道MOS 100，右侧对 应于N沟道MOS102, 二者制造成到达中间。PMOS 100包括多晶硅栅极104、 间隔物106、 108和栅极电介质110。 NMOS 102包括多晶硅栅极114、间隔物 116、 118和栅极电介质120。源/漏区122、 124形成在PMOS栅极结构的两侧， 源/漏区126、 128形成在NMOS栅极结构的两侧。如图1A所示，PMOS晶体管100覆盖有硬掩模130，例如氧化硅层，其是 由光刻步骤中沉积的Si02层产生的。图1B示出了下一步骤，第一金属层142、 144分别沉积在PMOS 100和 NMOS102上方，金属层包括相同的金属。然后实施退火步骤以便分别在源/漏区126、 128中形成金属硅化物区域146、 148以及在NMOS 102的栅极114的 区域150中形成金属硅化物，而没有在被硬掩模130保护的PMOS 100的那些部分中形成。如图1C所示，然后利用金属蚀刻，从PMOS 100和NMOS 102移除未反 应的金属，并且还利用蚀刻工艺例如湿法蚀刻或干法蚀刻，从PMOS IOO移除 硬掩模130。接下来，如图1D所示，在PMOS IOO和NMOS 102的上方分别沉积第二 金属层152、 154，金属层包括不同于用于层142、 144的第一金属的金属。再 次实施退火步骤，以便分别在源/漏区122、124中形成金属硅化物区域156、 158, 以及在PMOS 100的区域160中形成金属硅化物。如图1E所示，在利用金属蚀刻移除未反应的金属之后，PMOS晶体管100 形成了第一金属硅化物的源/漏区156、 158和栅极区域160，并且NMOS晶体 管102形成了第二金属硅化物的源/漏区146、 148和栅极区域150。根据图1A进行以上描述的形成硬掩模130的步骤需要专用的光刻步骤， 其缺点是，需要额外时间和增加与该工艺有关的成本。美国专利6204103 (IBM)涉及具有用于PMOS和NMOS晶体管的不同硅 化物栅极的CMOS电路。美国专利申请2005/0164433涉及制备CMOS晶体管的方法。
技术实现思路
本专利技术的一个目的在于处理上述的缺点。根据本专利技术的第一方面，提供了一种制备包括不同硅化物层的器件的方法。 该方法包括如下步骤在该器件的第一区域内形成第一氧化硅层，在该器件的 第二区域内形成第二氧化硅层，将第一类型的掺杂离子注入到第一区域中，将 第二类型的掺杂离子注入到第二区域中，以及蚀刻第一和第二区域一预定的持 续时间以便移除第一氧化硅层并保留第二氧化硅层的至少一部分。根据本专利技术的一实施例，第一类型的掺杂离子比第二类型的掺杂离子重。第一掺杂离子可选地或另外可注入比第二掺杂离子大的量，和/或以大的能量注 入。根据另一实施例，第一氧化硅层是由高温沉积形成的高热氧化物。根据本专利技术的一些实施例，该器件是CMOS器件，且第一氧化硅层形成在 第一MOS晶体管的多晶硅栅电极上方；以及第二氧化硅层形成在第二MOS晶 体管的多晶硅栅电极上方。根据本专利技术的另一实施例，第一类型的掺杂离子注入到第一区域中的步骤 还形成第一 MOS晶体管的源区和漏区，以及第二类型的掺杂离子注入到第二 区域中的步骤还形成第二MOS晶体管的源区和漏区。根据本专利技术的另一实施例，该方法进一步包括以下步骤在第一和第二区 域上方沉积第一金属层，执行第一退火步骤以在第一 MOS晶体管中形成第一 硅化物的第一硅化物栅电极和第一硅化物的硅化物源区和漏区，蚀刻第一和第 二区域以便移除第二氧化硅层的至少一部分，在第一和第二区域上方沉积第二 金属层，以及执行第二退火步骤以在第二 MOS晶体管中形成第二硅化物的第 二硅化物栅电极。根据本专利技术的一实施例，第一退火步骤还在第二 MOS晶体管中形成第一 硅化物的硅化物源区和漏区。根据本专利技术的另一方面，提供了一种CMOS器件，包括N沟道MOS晶体 管和P沟道MOS晶体管，N沟道和P沟道MOS晶体管之一的栅电极以及N 沟道和P沟道MOS晶体管每个的源区和漏区由第一硅化物形成，且N沟道和 P沟道MOS晶体管中另一个的栅电极由第二硅化物形成。根据本专利技术的另一方面，提供一种制备CMOS器件的方法，包括以下步骤 在形成在第一区域中的第一 MOS晶体管的栅电极的上方形成第一氧化硅层以 及在形成在第二区域中的第二 MOS晶体管的栅电极上方形成第二氧化硅层， 将第一类型的掺杂离子注入到第一区域中，将第二类型的掺杂离子注入到第二 区域中，蚀刻第一和第二区域一预定的持续时间以便移除第一氧化硅层并保留 第二氧化硅层的至少一部分，在第一和第二区域上方沉积第一金属层，使第一和第二区域退火以便在第一MOS器件的栅电极中以及第一和第二MOS晶体管的源区和漏区中形成第一金属硅化物，蚀刻第一和第二区域以便移除第二氧化 硅层的剩余部分，在第一和第二区域上方沉积第二金属层以及使第一和第二区域退火以便在第二MOS晶体管的栅电极中形成第二金属硅化物。 附图说明参考多个实例以及参考附图，将在下面的描述中详细地描述本专利技术的目的、 特征和优点以及其它方面，其中图1A至1E为示出形成一对M0S晶体管的已知方法的步骤的示意截面和图2A至2J是示出根据本专利技术的实例形成一对互补MOS晶体管的方法中 的步骤的示意截面图。为了清楚起见，在全部图中，图中的相同元件用相同的附图标记标注。此 外，如通常集成电路表示方法，各图未按规定比例绘制。具体实施例方式图2A至2J示出了制备一对CMOS晶体管部分的方法。晶体管左侧是P沟 道MOS晶体管200,晶体管右侧是N沟道MOS晶体管202，两个晶体管形成 在共用硅衬底204的不同导电类型的部分上。浅沟槽隔离(STI)形式的隔离区 206,形成在两个晶体管之间的衬底204中。如图2A所示，PMOS晶体管200包括栅极，该栅极包括形成在栅极氧化 物212上的初始多晶硅栅电极层210。在栅电极210上形成氧化硅层214。在栅 极的每一侧形成合适的介质材料的间隔物216、 218。 NMOS晶体管202包括栅 极，该栅极包括形成在栅极氧化物222上的初始多晶硅栅电极层220。在栅电 极220上形成氧化硅层224。在栅极的每一侧上形成适当介质材料的间隔物226、 228。在PMOS晶体管200的栅极的两侧上设置LDD源本文档来自技高网...

【技术保护点】
一种制备器件的方法，包括以下步骤：在所述器件的第一区域内形成第一氧化硅层（２２４），在所述器件的第二区域内形成第二氧化硅层（２１４）；将第一类型的掺杂离子（２４０）注入到所述第一区域中；将第二类型的掺杂离子（２５０）注入到所述第二区域中；以及蚀刻所述第一和第二区域一预定的持续时间，以便移除所述的第一氧化硅层（２２４），并保留所述第二氧化硅层（２１４）的至少一部分（２１４′）。

【技术特征摘要】
【国外来华专利技术】EP 2005-10-18 05109696.41.一种制备器件的方法，包括以下步骤在所述器件的第一区域内形成第一氧化硅层(224)，在所述器件的第二区域内形成第二氧化硅层(214)；将第一类型的掺杂离子(240)注入到所述第一区域中；将第二类型的掺杂离子(250)注入到所述第二区域中；以及蚀刻所述第一和第二区域一预定的持续时间，以便移除所述的第一氧化硅层(224)，并保留所述第二氧化硅层(214)的至少一部分(214′)。2. 如权利要求l所述的方法，其中所述第一类型的掺杂离子(240)比所 述第二类型的掺杂离子(250)重。3. 如权利要求l所述的方法，其中注入到所述第一区域中的所述第一类型 的掺杂离子(240)的量大于注入到所述第二区域中的所述第二类型的掺杂离子(250)的量。4. 如权利要求1所述的方法，其中所述第一类型的掺杂离子(240)注入 到所述第一区域中的能量大于所述第二类型的掺杂离子(250)注入到所述第二 区域中的能量。5. 如权利要求1所述的方法，其中所述第一氧化硅层(224)是通过高温 沉积形成的高热氧化物。6. 如权利要求l所述的方法，其中所述器件是CMOS器件，且所述第一 氧化硅层(224)形成在第一MOS晶体管(202)的多晶硅栅电极(220)上方， 所述第二氧化硅层(214 )形成在第二 MOS晶体管(200 )的多晶硅栅电极(210 ) 上方。7. 如权利要求6...

【专利技术属性】
技术研发人员：马库斯慕勒，亚历山大蒙多，帕斯卡贝松，
申请(专利权)人：ST微电子克偌林斯二SAS公司，意法半导体有限公司，恩智浦半导体，
类型：发明
国别省市：FR[]