带有混合结构电荷捕获层的闪存器件及其制造方法技术

揭露了一种包括一混合结构电荷捕获层的闪存器件及其相关制造方法。所述电荷捕获层包括至少一个混合捕获层，混合捕获层包括一由具有第一带隙能量的第一材料制成的第一捕获层，以及多个彼此分离的纳米点，每个纳米点至少部分的被所述第一捕获层包围，所述多个纳米点由具有第二带隙能量的第二材料形成，第二带隙能量低于所述第一带隙能量。

【技术实现步骤摘要】

本专利技术涉及一种制造半导体存储器件的方法。更具体地，涉及一种包 括带有存储电荷的捕获点的电荷捕获层的存储器件及其制造方法。
技术介绍
结合了电荷捕获层的闪存是非易失性存储器的一种形式，其常用于多 种主机器件和应用中，如移动通信系统、存储卡等。传统的电荷捕获型闪存器件具有一个栅极堆栈结构，通过在半导体基4反上顺序堆叠随道纟色纟彖层(tunneling insulating layer)、电荷4甫获层(charge trap layer)、阻塞绝纟彖层(blocking insulating layer)以及4册才及(gate electrode)构成。 隧道绝缘层与在半导体基板上通过杂质区域形成的漏极和源极接触。电荷 捕获层具有捕获和存储从隧道绝缘层通过的电荷的材料成分。阻塞绝缘层 阻止电荷从电荷捕获层和栅极之间泄漏。在传统的电荷捕获型闪存器件中，编程在一个所施加的电压的影响下 随着电荷(例如，电子)通过隧道绝缘层并在电荷捕获层的捕获点被捕获 而执行。在电荷捕获型闪存器件中，阚电压(Vth)随着在电荷捕获层被捕 获的电荷的出现变化。因此，当电荷捕获层的电荷捕获密度提高时，电荷 捕获型闪存器件执行的编程和擦写操作的质量提高了。不幸的是，提高传 统的电荷捕获型闪存器件的电荷保持能力通常伴有其他方面性能的下降。另一方面，随着电荷捕获层提供的电荷捕获密度下降，电荷捕获型闪 存器件的编程和擦写操作的速度会下降。而，降低电荷捕获型闪存器件的 电荷保持性能会提高其他性能。总之，在平衡在电荷捕获类型闪存器件制擦写操作的效率。正在进行的提高形成闪存器件的存储单元的综合集成密度以提高这些 器件中每个单元区域内的数据存储能力的尝试使得上述困难更为加剧。例 如，为了提高闪存器件的数据存储能力，尝试通过改善制备中使用的光刻处理来降低单个存储单元的整体大小。尽管如此，减少组成非易失性存储单元的大小存在改变定义由存储单 元形成的多种层和区域的属性的风险，例如，电荷捕获层，隧道绝缘层等。 隧道绝缘层中的任何缺点都将使捕获的电荷逃逸。由于非易失性存储单元 的整体大小减少了，组合隧道绝缘层的厚度也必然减少。层变薄增加了电 荷从电荷捕获层丢失的可能性。上述情况在存储器件的有效期中很有可能 存在，由于重复编程、写和删除操作将会使隧道绝缘层退化。这一众所周知的临时现象被称为应力诱导漏电流(stress induced leakage current ， SILC )。 而且要说明的是，很多传统的闪存器件合并了硅-氧化物-氮化物-氧化物-硅(silicon画oxide画mtride-oxide-silicon, SONOS )型结构。尤其是， SONOS型结构中的氮化硅层作为电荷捕荻层。这类闪存器件确保了相对大 的存储器窗口，并已被证明了是一种有效的设计。尽管如此，对于这类在 重复存储器件操作后的隧道绝缘层，由于应力诱导漏电流(SILC)导致的 电荷丢失更为突出了。
技术实现思路
本专利技术的实施例提供了一种闪存器件，其提高了电荷存储能力，并且 防止由于退化隧道绝缘层导致的电荷从组合的电荷捕获层丢失，而不论当 前或新兴的以减少整体存储单元大小为特点的电荷捕获型闪存器件需要减 少的厚度。本专利技术的实施例还提供了一种制造闪存器件的方法，简单并容易形成 具有防止电荷在前文所述的情况下从电荷捕获层丢失的结构的电荷捕获层。在一个实施例中，本专利技术提供了一种闪存器件包括； 一隧道绝缘层， 形成于一半导体基板上， 一电荷捕获层形成于所述隧道绝缘层上， 一阻塞 绝缘层形成于所述电荷捕获层上，以及一控制栅极形成于所述阻塞绝缘层 上，其中所述电荷捕获层包括至少一个混合捕获层，其包括由具有第一 带隙能量的第 一材料形成的第 一捕获层，以及多个彼此分离的纳米点(nano dots),每个纳米点至少部分地被所述第一捕获层环绕，其中所述多个纳米 点由具有第二带隙能量的材料形成，第二带隙能量小于第一带隙能量。在另一个实施例中，本专利技术提供了一种制造闪存器件的方法，包括在一半导体基板上形成一隧道绝缘层，在所述隧道绝缘层上形成一电荷捕获层；在所述电荷捕获层上形成一阻塞绝缘层，在所述阻塞绝缘层上 形成一控制栅极，其中形成电荷捕获层的步骤包括在所述隧道绝缘层上 形成至少一个混合捕获层，所述混合捕获层包括一由具有第 一带隙能量的 第一材料形成的第一捕获层，以及多个彼此分离的纳米点，每个纳米点至 少部分地被所述第 一捕获层环绕，其中所述多个纳米点由具有第二带隙能 量的材料形成，第二带隙能量小于第一带隙能量。附图说明参考附图描述本专利技术的实施例，其中图1是显示根据本专利技术的一个实施例的闪存器件的一部分的截面图；图2A是进一步显示图1中的根据本专利技术一个实施例的闪存器件的电荷 捕获层的示例结构的第II部分的放大的截面图；图2B是根据本专利技术另一实施例的显示图1中的闪存器件的电荷捕获层 的示例结构的截面图；图2C是根据本专利技术的另一实施例的显示根据本专利技术的另一实施例说 明了图1中的闪存器件的电荷捕获层的示例结构的截面图；图3根据本专利技术的另 一实施例，在概念上说明了图2A中的包括电荷捕 获层的闪存器件中的栅堆栈结构的电势；图4A到4H是显示制造根据本专利技术的一个实施例制造闪存器件的方法 的截面图；图5是根据本专利技术的实施例中的具有多元化结构的闪存器件的栅堆栈 结构的热温贮藏特性(HTS)与传统的比较的示例进行比较的绘图；以及图6是一个表格，说明了应用到根据本专利技术的实施例的闪存器件中的 栅堆栈结构中的电荷捕获层的编程/擦除操作中，对HTS特性以及电场特性 评估的结果。具体实施方式本专利技术的实施例将结合附图进行进一 步的细节描述。本专利技术可以以很 多不同形式实施，而不仅局限于实施例说明的诠释。更确切地说，这些实 施例在此作为教益性范例。在全部附图中，放大不同层和区域的相对厚度以进行清楚地说明。在全部文字说明和附图中，相同的相关数字用于表示 相同或类似的元件、层以及区域。图l是显示根据本专利技术一个实施例的闪存器件100的一部分的截面图。如图1所示，闪存器件100包括一栅堆栈结构110，其形成于一半导体 基板102上。所述栅堆栈结构110包括一隧道绝缘层120，形成于半导体基 板102上；电荷捕获层130,形成于所迷隧道绝缘层120上；阻塞绝缘层 160,形成于所述电荷捕获层130上；阻塞绝缘层160，形成于所述电荷捕 获层130上；以及控制栅极170，形成于所述阻塞绝缘层160上。源极/漏 极区域182和184在栅堆栈结构110的两侧形成于半导体基板102的表面 中。图2A是图1中第II部分的放大的截面图，其进一步显示了根据本发 明的一个实施例的闪存器件的电荷捕获层130的示例结构。如图2A所示，所述电荷捕获层130包括第一混合捕获层132以及第二 混合捕获层134,顺序地形成于隧道绝缘层120上。第一混合捕获层132以 及第二混合捕获层134分别包括第一捕获层142以及多个具有预定距离彼 此分离的纳米点144，第一捕获层142在某些实施例中为薄膜状，由具有第 一带隙能量的第一材料形成，且纳米点中至少一部分被所述第一捕获层142 环绕。所述多个纳米点144由具有第二带隙能量的材料形成，第二带隙能 量小于第一带隙能量。在此本文档来自技高网...

【技术保护点】
一种闪存器件，包括：隧道绝缘层，形成于一半导体基板上；电荷捕获层，形成于所述隧道绝缘层上；阻塞绝缘层，形成于所述电荷捕获层上；以及控制栅极，形成于所述阻塞绝缘层上；其中，所述电荷捕获层包括：至少一个混合捕获层，其包括一个由具有第一带隙能量的第一材料形成的第一捕获层，以及多个彼此分离的纳米点，其中至少一部分被所述第一捕获层环绕，其中所述多个纳米点由具有第二带隙能量的材料形成，第二带隙能量小于第一带隙能量。

【技术特征摘要】
KR 2007-1-11 3395/071. 一种闪存器件，包括 隧道绝缘层，形成于一半导体基板上； 电荷捕获层，形成于所述隧道绝缘层上； 阻塞绝缘层，形成于所述电荷捕获层上；以及 控制栅极，形成于所述阻塞绝缘层上；其中，所述电荷捕获层包括至少一个混合捕获层，其包括一个由具有第一带隙能量的第一材料形 成的第一捕获层，以及多个彼此分离的纳米点，其中至少一部分被所述第一捕获层环绕，其 中所述多个纳米点由具有第二带隙能量的材料形成，第二带隙能量小于第 一带隙能量。2. 如权利要求1所述的闪存器件，其中所述至少一个混合捕获层接触 隧道绝缘层；以及所述第一混合捕获层中的所述纳米点完全被所述第一材料和所述隧道 绝缘层包围。3. 如权利要求1所述的闪存器件，其中所述至少一个混合捕获层包括 与隧道绝缘层接触的第 一混合捕获层以及形成于第 一混合捕获层上的第二 '混合4甫获层；形成于所述第一混合捕获层上的所述的纳米点分别被所述的第一捕获 层的第一材料以及通道层完全包围；以及所述第二混合捕获层完全被所述第 一捕获层的所述第 一材料包围。4. 如权利要求1所述的闪存器件，其中所述混合捕获层中的所述的多 个纳米点排列在所述第一捕获层中的相同的水平平面内。5. 如权利要求1所述的闪存器件，其中所述混合捕获层中的所述第一 捕获层由SbN4、 HfSiO、 HfAlO、富硅氮化物以及SiON中选择至少一种材 料形成。6. 如权利要求1所述的闪存器件，其中所述混合捕获层中的所述多个 纳米点由半导体材料、金属或者金属合金形成。7. 如权利要求6所述的闪存器件，其中所述混合捕获层中的所述多个纳米点由Si、 Ge、 SiGe、 W、 WN、 TaN、 Co以及Pt中选择至少一种材料形成。8. 如权利要求6所述的闪存器件，其中所述多个纳米点中的每个包括 一氮化表面。9. 如权利要求1所述的闪存器件，其中所述电荷捕获层进一步包括一 第二捕获层，且其至少覆盖所述混合捕获层的一部分，并且所述第二捕获层由与第--捕获层相同的材料形成。10. 如权利要求9所述的闪存器件，其中所述电荷捕获层包括第一混合 捕获层及堆栈在所述第一混合捕获层之上的第二混合捕获层，并且所述第二捕获层插入到所述第一混合捕获层以及所述第二混合捕获层之间。11. 如权利要求1所述的闪存器件，其中进一步包括 第三捕获层，插入到所述混合捕获层以及所述阻塞绝缘层之间， 其中所述第三捕获层由与所述第 一捕获层相同的材料形成。12. 如权利要求1所述的闪存器件，其中，进一步包括 第四捕获层，插入到所述隧道绝缘层与所述混合捕获层之间， 其中所述第四捕获层由与所述第 一捕获层相同的材料形成。13. 如权利要求9所述的闪存器件，其中所述第一捕获层由Si3N4、 HfSiO、 HfAlO、富硅氮化物以及SiON中选择至少一种材料形成。14. 如权利要求1所述的闪存器件，其中所述隧道绝缘层由Si02、SiON、 Hf02、 HfSiO、 Zr02中选择至少一种材料形成。15. 如权利要求1所述的闪存器件，其中所述阻塞绝缘层由A1203、 Si02、 Hf02、 Zr02、 LaO、 LaAlO、 LaHfO以及HfAlO中选择至少一种材料 形成。16. 如权利要求1所述的闪存器件，其...

【专利技术属性】
技术研发人员：梁俊圭，白升宰，卢镇台，林升炫，朱耿嬉，霍宗亮，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]