本发明专利技术提供一种半导体器件结构，其中，围绕半导体元件设置的多个引线之间的间隔可以变窄，从而增加引线的数量，并且防止或减小引线之间的电干扰，从而在引线之间不产生串音干扰。本发明专利技术的半导体器件包括：半导体元件以及围绕该半导体元件设置的多个引线。所述多个引线包括多个第一引线和多个第二引线。所述多个第一引线通过多个连接构件连接至该半导体元件的多个电极端子。所述多个第二引线设置在所述多个第一引线之间，且未连接至该半导体元件的电极端子。
【技术实现步骤摘要】
本专利技术涉及一种半导体器件、引线框以及半导体器件的安装结构，更特 别地，涉及一种半导体器件、引线框以及半导体器件的安装结构，其使内引 线设置间距减小，从而增加引脚的数量。
技术介绍
随着电子设备的性能在尺寸减小方面的改进，需要快速和高性能半导体 器件(例如，安装在电子设备中的半导体集成电路器件)的尺寸和重量进一 歩减小。例如，即使在树脂封装半导体装置(其为半导体装置的一种类型)中， 外部接线端子(引线)也需要以更高的密度设置。为了满足需要，外部接线端子(引线)围绕树脂封装半导体器件中的管 芯台(die stage)以更高的密度设置，该管芯台支撑半导体元件(半导体芯 片)。参考图8A和图8B，其描述了作为传统半导体器件的实例的半导体器件600。图8A示出了半导体器件600的引线框以及安装在引线框上的半导体元 件的设置。图8B示出了图8A的放大的主要部分。在半导体器件600中，半导体元件60安装并附着至引线框70的矩形管 芯台72上，且管芯台72的四个角由管芯台杆71支撑。半导体元件60的电 极端子通过接合线80连接至引线框70的引线73。多个引线73围绕管芯台72设置在大致同一个平面上。通过系杆(连杆)74，每一个引线73具有称为内引线73A和外引线73B的部分。内引线73A 比位于外侧上的外引线73B更靠近管芯台72 (内侧)。这种类型的半导体器件可以被称为四方扁平封装(QFP)半导体器件， 其中多个引线73沿矩形管芯台72的四个边设置。多个引线73中的每一个内引线73A通过接合线80连接至半导体元件 60的电极端子(例如，信号输入/输出端子、电源端子或接地端子)。在半导体器件600中，引线73的内引线73A之间的间隙较窄，以使引 线73在半导体元件60附近以高密度(间距)设置。这增加了设置的引线73 的数量。从而，可以提高半导体器件600的性能。但是，引线73之间的窄间隙会导致引线形成困难，并且在半导体器件 运行时在引线73之间产生干扰。这将产生串音干扰。为了克服这一问题，管芯台杆(支撑杆)通常被用作接地(地)线、电 源线和/或其它的公共端子，且围绕半导体元件平行延伸(例如，参考国际公 布WO98/31051和03/105226)。因而，可以减少引线的数量并以适当密度设置引线。但是，在这种情况下，延伸的管芯台杆(支撑杆)不能支撑管芯台。因 而，需要其它支撑构件来支撑半导体元件。同时，日本专利公报(JP-A) No.ll-40721公开了一种结构，其中在多 个信号引线的顶端之间设置降噪金属片，并将降噪金属片嵌入到封装的树脂 中。降噪金属片的构件不同于引线的构件，且金属片通过连接导体或连接金 属线连接至管芯焊盘(管芯台)。因而，半导体器件制造变得复杂，且信号线不能被充分屏蔽。另外，JP-A No. 2006-19767公开一种高脚数四方无引脚扁平(QFN)封 装的半导体器件制造，其中具有不同长度的引线围绕管芯焊盘(管芯台)交 替地(两个交错列)设置，从而设置大量引线，且改变了线环(wire loop) 的高度，以用于连接。在该半导体器件中，与图8所示的传统器件中一样，引线之间产生电干 扰，但没有对抗该电干扰的反措施。
技术实现思路
本专利技术克服了传统半导体器件的问题并达到了下述目的。 本专利技术的一个目的在于提供一种半导体器件结构，其中可以减小围绕半导体元件设置的多个引线之间的间隙，以增加引线的数量，且防止或减少了多个引线之间的电干扰，以使引线之间不产生串音干扰。本专利技术的另一个目的在于提供一种适用于该半导体器件结构的引线框结构。本专利技术的又一个目的在于提供一种对于半导体器件的特殊结构也能发 挥作用的安装结构。根据实施例的一个方案，半导体器件包括半导体元件；以及多个引线， 围绕该半导体元件设置；其中，所述多个引线包括多个第一引线和多个第二 引线；所述多个第一引线通过多个连接构件连接至该半导体元件的多个电极 端子；并且所述多个第二引线设置在所述多个第一引线之间，且未连接至该 半导体元件的电极端子。根据实施例的另一个方案，引线框包括管芯台，其上安装有半导体元 件；以及多个引线，围绕该管芯台设置；其中，所述多个引线包括多个第一 引线和多个第二引线；所述多个第一引线通过多个连接构件连接至安装在该 管芯台上的该半导体元件的多个电极端子；并且所述多个第二引线设置在所 述多个第一引线之间，且比所述多个第一引线的顶端距离该管芯台更远，且 所述多个第二引线未连接至该半导体元件的电极端子。根据本专利技术，可以克服传统半导体器件的问题，使连接至半导体元件的 电极端子的引线顶端之间的间距变窄，且减少引线之间的串音干扰。因而， 可以提高半导体器件的性能特性。附图说明图1A是示出本专利技术的第一实例(实例1)中的半导体器件结构在树脂 封装之前的平面图。图1B是图1A的放大局部图。图2是示出图1A和图1B所示的第一实例(实例1)中的半导体器件结 构的外部立体图。图3A是示出本专利技术的第二实例(实例2)中的半导体器件结构在树脂封装之前的平面图。图3B是图3A的放大局部图。图4A是示出本专利技术的第三实例(实例3)中的半导体器件结构在树脂 封装之前的平面图。图4B是图4A的放大局部图。图5A是示出本专利技术的第四实例(实例4)中的半导体器件结构在树脂 封装之前的平面图。图5B是图5A的放大局部图。图6是示出根据本专利技术的半导体器件安装在支撑基板上的外部立体图。 图7是示出图6所示的支撑基板中的导电图案的放大周部平面图。 图8A是示出传统半导体器件结构在树脂封装之前的平面图。 图8B是图8A的放大局部图。具体实施例方式通过实例详述根据本专利技术的半导体器件以及该半导体器件的安装结构。 然而，本专利技术的范围和构思不限于这些实例。参考图1A、图1B和图2描述根据本专利技术的半导体器件的第一实例一一 半导体器件100。图1A示出了半导体器件100的引线框以及安装在该引线框上的半导体 元件的设置。图1B示出了图1A的放大的主要部分。在本实例中，半导体元件10安装并附着至引线框20的矩形管芯台22， 且管芯台杆21支撑管芯台22的四个角。半导体元件10的电极端子通过接 合线31连接至引线框20的引线23，且可选择地连接至管芯台22。多个引线23 (第一引线)围绕管芯台22设置在大致同一个平面上。通 过系杆(连杆)24，每一个引线23具有被称为内引线23A和外引线23B的 部分。内引线23A比位于外侧上的外引线23B更靠近管芯台22 (内侧)。如图所示，这种类型的半导体可以被称为四方扁平封装(QFP)半导体 器件，其中多个引线23沿矩形管芯台22的四个边设置。多个引线23的每个内引线23A通过接合线31连接至半导体元件10的电极端子(例如信号输入/输出端子、电源端子或接地端子)。在此，在引线23之间设置长度与引线23相同的引线23S(内引线23SA)， 且内引线23SA的顶端通过接合线33连接至管芯台22。内引线23A和内引线23SA的接合区域表面选择性地镀银(Ag)，以使 接合线31和33可以分别连接至内引线23A和23SA。本实例中半导体器件100的区别特征在于在围绕管芯台22设置在大 致同一个平面上的多个引线23 (第一引线)之间选择性地设置引线25 (第 二引线)；且引线本文档来自技高网...
【技术保护点】
一种半导体器件，包括：半导体元件；以及多个引线，围绕该半导体元件设置，其中，所述多个引线包括多个第一引线和多个第二引线；所述多个第一引线通过多个连接构件连接至该半导体元件的多个电极端子；并且所述多个第二引线设置在所述多个第一引线之间，且未连接至该半导体元件的多个电极端子。
【技术特征摘要】
JP 2007-5-25 2007-1389841. 一种半导体器件，包括 半导体元件；以及多个引线，围绕该半导体元件设置，其中，所述多个引线包括多个第一引线和多个第二引线； 所述多个第一引线通过多个连接构件连接至该半导体元件的多个电极 端子；并且所述多个第二引线设置在所述多个第一引线之间，且未连接至该半导体 元件的多个电极端子。2. 根据权利要求1所述的半导体器件，其中，所述多个第一引线和所 述多个第二引线由多个相同的构件形成。3. 根据权利要求1所述的半导体器件，其中，.所述多个第二引线的顶 端设置为比所述多个第一引线的顶端距离该半导体元件更远。4. 根据权利要求1所述的半导体器件，其中，所述多个第二引线的顶 端通过设置在所述多个第一引线上方的多个连接构件互连。5. 根据权利要求1所述的半导体器件，其中，所述多个第一引线的顶端位于该半导体元件附近，且所述多个第 二引线的顶端位于该半导体元件附近；并且所述多个第二引线的顶端比所述多个第一引线的顶端窄。6....
【专利技术属性】
技术研发人员：百合野孝弘，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。