薄膜晶体管及其制造方法技术

一种薄膜晶体管包括基片（１，１１）和一对形成于基片上且在其间限定出间隙的源／漏电极（２，１４）（即源电极和漏电极）。一对低电阻导电薄膜（１０，２０）设置为使得每个低电阻导电薄膜覆盖源／漏电极之一的至少一部分。低电阻导电薄膜在其间限定出间隙。氧化物半导体薄膜层（３，１５）连续地形成于该对低电阻导电薄膜的上表面上并且沿着限定于低电阻导电薄膜之间的间隙延伸以用作沟道。氧化物半导体薄膜层的侧面和低电阻导电薄膜的相应侧面在沟道的沟道宽度方向上彼此相一致。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，并且尤其涉及包括氧化 物半导体薄膜层的。
技术介绍
很多年以来就已经知道比如氧化锌或氧化镁锌之类的氧化物 具有作为半导体(活性层)的极好性质。近年来，对利用这些化合 物的半导体薄膜层的研究和开发非常活跃，目的是将这种半导体薄 膜层应用于电子设备，比如薄膜晶体管(下文中縮写为TFT)、发 光设备以及透明导电膜。包括由氧化锌或氧化镁锌制成的半导体薄膜层的氧化物TFT 具有比主要用于液晶显示的包括非晶硅(a-Si-H)半导体薄膜层的 非晶硅TFT更大的电子迁移率和更好的TFT性质。氧化物TFT的 另一优点是能期望高的电子迁移率，因为即使在温度低至室温时也 能形成晶体薄膜。这些优点已经鼓励了氧化物TFT的开发。已经报道了使用氧化物半导体薄膜层的TFT，比如底栅 (bottom gate)型TFT (参见例如日本专利公开No. 2005-033172和No. 2004-349583)和顶栅(top gate)型TFT。底栅型TFT包括例如置于基片上的栅电极、栅绝缘膜、源/漏 电极和氧化物半导体薄膜层的叠层，并且以这个顺序层叠。另一方面，顶栅型TFT例如包括置于基片上的源/漏电极、氧 化物半导体薄膜层、栅绝缘膜和栅电极的叠层，并且以这个顺序层 叠。在底栅和顶栅型TFT中，每个源/漏电极和主要包括氧化锌的 氧化物半导体薄膜层之间需要足够的接触以确保高电流的驱动力。在一种常规方法中，电阻低于氧化物半导体薄膜层的源/漏区 域提供来改进源/漏电极和氧化物半导体薄膜层之间的接触性质。图9A示出了根据常规方法提供的作为TFT —个例子的 TFT500。 TFT500具有一对夹在布置在基片101上的氧化物半导体 薄膜层103和一对源/漏电极102之间的低电阻导电薄膜110。由于 低电阻导电薄膜110具有比氧化物半导体薄膜层103要低的电阻， 它们改进了每个源/漏电极102和氧化物半导体薄膜层103之间的 接触。氧化物半导体薄膜层103布置在低电阻导电薄膜110上和基 片101暴露于该对低电阻导电薄膜110之间的区域上，同时低电阻 导电薄膜110的外周边110a (参见图9B下述的平面图)仍然没有 被覆盖。氧化物半导体薄膜层103的所有暴露表面用栅绝缘膜104 覆盖。栅电极106布置在栅绝缘膜104之上。图9B是图9A所示 TFT500的布置的平面图。在图9B中，两个TFT500平行地对齐。 图9A是沿着图9B中IXA-IXA线的横截剖视图。为了清楚起见， 图9B省略了图9A中示出的栅绝缘膜104。在TFT500的制造中，首先图案化一对源/漏电极102，然后形 成低电阻导电薄膜110。利用光刻技术将低电阻导电薄膜110分为多个彼此间隔开的低电阻导电薄膜110。于是，低电阻导电薄膜110的外周边U0a(图9B中的交叉阴影线)从氧化物半导体薄膜层103 的外轮廓突出。如图9B所示，TFT的氧化物半导体薄膜层之间至 少需要一个距离D (距离D二宽度A+间隙B+宽度A)。较窄的距 离D是优选地以便获得TFT更高的集成度。宽度A由校准仪的掩 模对准精度来限定，换言之由低电阻导电薄膜iio和氧化物半导体 薄膜层103的光刻中的对准精度来限定。对准精度越高，宽度A 就变得越小。另一方面，间隙B由图案化低电阻导电薄膜110期间 的最小分辨率来限定。最小分辨率越高，间隙B就变得越小。在使 用用于LCD的常规校准仪时，由对准精度所决定的宽度A为大约 1.5 um，由最小分辨率所决定的间隙B为大约4.0um。因此在常 规的TFT 500中，氧化物半导体薄膜层103之间的距离D大约为 7.0 y m (1.5 ii m+4.0 u m+1.5 u m)(参见图9B)。另一方面，在不包括低电阻导电薄膜的TFT的制造中，氧化 物半导体薄膜层平放在多个TFT的源/漏电极上，然后图案化氧化 物半导体薄膜层。因此，根据掩模对准精度在TFT500中所需要的 宽度A就不是必须的。因而，从距离D中消除了宽度A，因此距 离D仅包括间隙B。如上所述，对于不包括低电阻导体薄膜的TFT，相邻氧化物半 导体薄膜层中间的距离D等于间隙B，而对于包括低电阻导体薄膜 的TFT (例如TFT500)，氧化物半导体薄膜层之间的距离D等于 宽度A、间隙B和宽度A之和(宽度A+间隙B+宽度A)。换言之， 在包括低电阻导体薄膜的TFT (例如TFT500)中，为了改进接触性质，低电阻导体薄膜iio迫使氧化物半导体薄膜层之间的间隙更宽，这导致了获得高集成度TFT的难度。考虑到上述问题，本专利技术的一个目标是通过消除宽度A来减小 氧化物半导体薄膜层之间的距离D以增大薄膜晶体管的集成度。根据本专利技术的一个方面， 一种薄膜晶体管包括基片和一对形成 于基片上的源/漏电极(即源电极和漏电极)，在该对源/漏电极之间 限定出间隙。 一对低电阻导电薄膜设置为使得每个低电阻导电薄膜 覆盖源/漏电极之一的至少一部分。低电阻导电薄膜之间限定出间 隙。氧化物半导体薄膜层连续地形成于该对低电阻导电薄膜的上表 面上，并且沿着限定于低电阻导电薄膜之间的间隙延伸以用作沟 道。氧化物半导体薄膜层的侧面和低电阻导电薄膜的相应侧面在沟 道的沟道宽度方向上彼此相一致。根据本专利技术一个方面的薄膜晶体管的制造方法包括在基片上形成一对源/漏电极；在源/漏电极上形成由氧化物制成的低电阻导 电薄膜；以及沿着限定于低电阻导电薄膜之间的间隙和在低电阻导 电薄膜的上表面上形成用作沟道的氧化物半导体薄膜层。蚀刻低电 阻导电薄膜和氧化物半导体薄膜层以使得氧化物半导体薄膜层的 侧面和低电阻导电薄膜的相应侧面在沟道的沟道宽度方向上彼此 相一致。附图说明本专利技术的其它特点和优点将从下面结合附图的详细描述中变 得很明显。图1A至1C示出了本专利技术第一实施例的薄膜晶体管。图1A是 本专利技术的晶体管沿着图1C中线IA-IA的横截剖视图；图1B是根 据第一实施例的薄膜晶体管在形成源/漏电极和低电阻导电薄膜之 后的布置的平面图；和图1C是根据第一实施例的薄膜晶体管的布10置的平面图。图2A至2D是示出根据本专利技术第一实施例的薄膜晶体管的制 造方法的步骤的横截剖视图。图2A是根据第一实施例的薄膜晶体 管在基片上形成源/漏电极和低电阻导电薄膜之后的横截剖视图； 图2B是根据第一实施例的薄膜晶体管在覆盖氧化物半导体薄膜层 之后的横截剖视图；图2C是根据第一实施例的薄膜晶体管在执行 蚀刻之后的横截剖视图；图2D是根据第一实施例的薄膜晶体管在 层叠栅绝缘膜和栅电极之后的横截剖视图；和图2E是在层叠接触 部件、外部源/漏电极和显示电极之后的横截剖视图。图3是根据本专利技术第二实施例的薄膜晶体管的横截剖视图。图4A至4D是示出根据本专利技术第二实施例的薄膜晶体管的制 造方法的步骤的横截剖视图。图4A是根据第二实施例的薄膜晶体 管在基片上形成源/漏电极、低电阻导电薄膜和氧化物半导体薄膜 层之后的横截剖视图；图4B是根据第二实施例的薄膜晶体管在形 成第一绝缘膜之后的横截剖视图；图4C是根据第二实施例的薄膜 晶体管在执行蚀刻之后的横截剖视图；和图4D是根据第二实施例 的薄膜晶体管在层叠第二栅绝缘膜和栅电极之后的横截剖视图。图5是根据本专利技术第三实施例的薄膜晶体管的横截剖视图。图6A至本文档来自技高网...

【技术保护点】
一种薄膜晶体管，包括：基片（１，１１）；一对形成于基片上的源／漏电极（２，１４），在该对源／漏电极之间限定出间隙；一对低电阻导电薄膜（１０，２０），每个低电阻导电薄膜（１０，２０）覆盖源／漏电极之一的至少一部分，该对低电阻导电薄膜之间限定出间隙；和　氧化物半导体薄膜层（３，１５），其连续地形成于该对低电阻导电薄膜的上表面上，并且沿着限定于低电阻导电薄膜之间的间隙延伸以用作沟道；其中氧化物半导体薄膜层的侧面和低电阻导电薄膜的相应侧面在沟道的沟道宽度方向上彼此相一致。

【技术特征摘要】
【国外来华专利技术】JP 2006-2-2 26320/20061.一种薄膜晶体管，包括基片(1，11)；一对形成于基片上的源/漏电极(2，14)，在该对源/漏电极之间限定出间隙；一对低电阻导电薄膜(10，20)，每个低电阻导电薄膜(10，20)覆盖源/漏电极之一的至少一部分，该对低电阻导电薄膜之间限定出间隙；和氧化物半导体薄膜层(3，15)，其连续地形成于该对低电阻导电薄膜的上表面上，并且沿着限定于低电阻导电薄膜之间的间隙延伸以用作沟道；其中氧化物半导体薄膜层的侧面和低电阻导电薄膜的相应侧面在沟道的沟道宽度方向上彼此相一致。2. 根据权利要求1的薄膜晶体管，其中氧化物半导体薄膜层 (3， 15)在沟道的沟道宽度方向上的长度等于或大于源/漏电极 (2， 14)在沟道宽度方向上的长度。3. 根据权利要求1的薄膜晶体管，其中氧化物半导体薄膜层 主要包括氧化锌。4. 根据权利要求1的薄膜晶体管，其中源/漏电极(2， 14) 由金属制成。5. 根据权利要求1的薄膜晶体管，其中每个低电阻导电薄膜 (10， 20)主要包括选自于由氧化铟锡(ITO)、掺杂有镓(Ga)的氧化锌和掺杂有铝(Al)的氧化锌构成的组中的任何一个。6. 根据权利要求1的薄膜晶体管，其中低电阻导电薄膜(IO， 20)由无杂质氧化锌制成，并且，构成低电阻导电薄膜的氧化锌 的晶粒尺寸比构成氧化物半导体薄膜层(3， 15)的氧化锌的晶粒 尺寸大。7. 根据权利要求1的薄膜晶体管，还包括置于氧化物半导体薄膜层(3)上的栅绝缘膜，栅绝缘膜(41， 5)具有双层结构，所述双层结构包括仅覆盖氧化物半导体薄膜层 上表面的第一栅绝缘膜(41)和覆盖第一栅绝缘膜上表面和侧面 以及氧化物半导体薄膜层侧面的第二栅绝缘膜(5)的层叠体；和置于栅绝缘膜上的栅电极(6)。8. 根据权利要求1的薄膜晶体管，还包括置于氧化物半导体薄膜层(15)下面的栅电极(12);和置于氧化物半导体薄膜层上的覆层绝缘膜(161， 17)，所述 覆层绝缘膜具有双层结构，所述双层结构包括仅覆盖氧化物半导 体薄膜层上表面的第一覆层绝缘膜(161)和覆盖第一覆层绝缘膜 上表面和侧面以及氧化物半导体薄膜层侧面的第二覆层绝缘膜 (17)的层叠体。9. 一种薄膜晶体管，包括-具有一对侧面的氧化物半导体薄膜层(3， 15);一对低电阻导电薄膜(10， 20)，在该对低电阻导电薄膜之间 沿着与薄膜晶体管的沟道相应的区域限定出间隙，每个低电阻导 电薄膜具有一对侧面，每个侧面定位为与氧化物半导体薄膜层的相应侧面相一致；和一对源/漏电极(2， 14)，每个源/漏电极都具有一对侧面，每个侧面定位为与低电阻导电薄膜的相应侧面相一致且定位在所述 相应侧面的内侧。10. —种薄膜晶体管的制造方法，包括在基片(1)上形成一对源/漏电极(2)，使得在源/漏电极之 间限定出间隙；在源/漏电极上形成低电阻导电薄膜(10)，在低电阻导电薄膜 之间限定出间隙；在低电阻导电薄膜的上表面上和在限定于低电阻导电薄膜之 间的间隙中形成氧化物半导体薄膜层(3)以使得氧化物半导体薄 膜层用作沟道；蚀...

【专利技术属性】
技术研发人员：古田守，平尾孝，古田宽，松田时宜，平松孝浩，石井裕满，保刈一志，吉田基彦，
申请(专利权)人：日本财团法人高知县产业振兴中心，卡西欧计算机株式会社，
类型：发明
国别省市：JP[]