时效装置制造方法及图纸

本发明专利技术提供一种时效装置，具备：半导体衬底、被形成在第１元件区域内的第１及第２扩散层、被形成在第１及第２扩散层间的沟道区域上的浮栅、以及相对于浮栅在横方向上隔开一定间隔并排形成的控制栅电极。浮栅与控制栅电极的耦合电容大于浮栅与半导体衬底的耦合电容。

【技术实现步骤摘要】

本专利技术涉及不需要电池的、作为电子定时器的时效(aging)装置。
技术介绍
近年来，不需要电池的电子定时器、即输出伴随着时间经过而变 化的时效装置在内容配送、信用卡、数字产品的租赁、数字软件的租 赁等领域开始使用。时效装置具有浮栅，并作为根据浮栅内的电荷的保持特性(寿命) 来计测 一定期间的电子定时器发挥作用(例如，参照日本专利公开特开 2004-172404号、日本专利公开公报特开2005-310824号)。根椐这种时效装置，例如，通过改变对于浮栅的电荷注入量或隧 道绝缘膜的厚度等就能够使其寿命变化。可是，在时效装置中存在叠栅型(stack gate type)与单层多晶硅型 两个种类。叠栅型的基本构造与闪速存储器的存储器单元相同，所以在内置 闪速存储器的IC上搭栽时效装置的情况下最好是釆用叠栅型。但是，时效装置在未内置闪速存储器的IC上也得以采用。在这 种情况下，最好是采用单层多晶硅型。关于单层多晶硅型，在日本专利公开公报特开2007-184321中已 经提出。这里所提出的单层多晶硅型的特征在于与时效装置部(第1元件区域)分开设置写入/擦除部(第2元件区域)这一点。另外，浮栅跨越时 效装置部和写入/擦除部两者而配置。从而，如果使浮栅与第1元件区域的耦合电容大于浮栅与第2 元件区域的耦合电容，则写入/擦除部(第2元件区域)与浮栅之间的电 荷注入/放出将变得容易。在这种单层多晶硅型中，就要求实现以下所有的模式。这是因为 由此就能够在日本专利公开公报特开2004-172404号所公开的时效装 置上实现特有的4个基本动作。[N沟道型的情况.常开启在初始设定时进行写入(向浮栅注入电子)。时效装置在写入状态 (初始状态)下为关闭，在寿命终止后变成开启。 -常关闭在初始设定时进行擦除(从浮栅放出电子)。时效装置在擦除状态 (初始状态)下为开启，在寿命终止后变成关闭。 [P沟道型的情况.常开启在初始设定时进行擦除(从浮栅放出空穴)。时效装置在写入状态 (初始状态)下为关闭，在寿命终止后变成开启。 .常关闭在初始设定时进行写入(向浮栅注入空穴)。时效装置在擦除状态 (初始状态)下为开启，在寿命终止后变成关闭。在这里，为了用N沟道型来实现常开启，在写入时对作为时效 装置部的第1元件区域内的N型扩散层施加正的高电压。为了使写入 速度提高，希望进一步对作为写入/擦除部的第2元件区域内的N型 扩散层施加负的高电压，但难以在同 一半导体衬底上同时施加正的高 电压与负的高电压。另外，为了用N沟道型实现常关闭，在擦除时对作为写入/擦除 部的第2元件区域内的N型扩散层施加正的高电压。为了使擦除速度 提高，希望进一步对作为时效装置部的第l元件区域内的N型扩散层 施加负的高电压，但根据同样的理由，其难以进行。进而，也可以说，用P沟道型来实现常开启或常关闭的情况与 上述相同。这样，在以往的单层多晶硅型时效装置中就有无法使初始设定时 的写入充分高速化的问题。
技术实现思路
根据本专利技术的例子的时效装置具备半导体衬底、被形成在半导 体衬底的表面区域上的元件分离绝缘层、由元件分离绝缘层所包围的 第l元件区域、被形成在第l元件区域内的第l及第2扩散层、被形 成在第l及第2扩散层间的沟道区域上的浮栅、以及相对于浮栅在横 方向上隔开一定间隔并排形成的控制栅电极。浮栅与控制栅电极的耦 合电容大于浮栅与半导体衬底的耦合电容。附图说明图l是示出第1实施例的时效装置的平面图； 图2是沿着图1的II-II线的截面图； 图3是沿着图1的III-III线的截面图； 图4是沿着图1的IV-IV线的截面图； 图5是示出第2实施例的时效装置的平面图； 图6是沿着图5的VI-VI线的截面图； 图7是沿着图5的VII-VII线的截面图； 图8是沿着图5的VIII-VIII线的截面图； 图9是示出第3实施例的时效装置的平面图； 图IO是沿着图9的X-X线的截面图； 图11是沿着图9的XI-XI线的截面图； 图12是沿着图9的XII-XII线的截面图13是示出第4实施例的时效装置的平面图； 图14是沿着图13的XIV-XIV线的截面图、 图15是沿着图13的XV-XV线的截面图； 图16是沿着图13的XVI-XVI线的截面图； 图17是示出第5实施例的时效装置的平面图； 图18是沿着图17的XVHI-XVIII线的截面图； 图19是示出第6实施例的时效装置的平面图； 图20是沿着图19的XX-XX线的截面图； 图21是示出作为变形例的时效装置的平面图； 图22是沿着图21的XXH-XXII线的截面图； 图23是示出作为应用例的系统的图。具体实施例方式下面参照附图对本专利技术的一个方面的时效装置详细地进行说明。 l.概述本专利技术的例子是在单层多晶硅型时效装置(SSAD: solid stateaging device,固态时效装置)中，相对于浮栅在横方向上隔开一定间隔并排配置控制栅电极，且使浮栅与控制栅电极的耦合电容大于浮栅 与半导体衬底的耦合电容。在此情况下，首先，第一，由于用时效装置部进行写入/擦除， 所以如在先申请的单层多晶硅型那样，时效装置部不会与写入/擦除部 分离。为此，装置构造变得简单，同时写入/擦除的控制变得容易。另 外，作为时效装置整体的尺寸也得以缩小。第二，通过使浮栅与控制栅电极的耦合电容大于浮栅与半导体衬 底的耦合电容，在对控制栅电极供给写入电压时，电荷从半导体衬底 向浮栅的注入就得以有效率地进行。在这里，在日本专利公开公报特开2007-184321所公开的单层多 晶硅型中，由于写入/擦除部与时效装置部不同，所以与本专利技术相反， 时效装置部中的浮栅与半导体衬底的耦合电容设定得较大。这一点是本专利技术与日本专利公开公报特开2007-184321所y&开的专利技术的最大不 同。第三，根据本专利技术的构造，写入/擦除通过在半导体衬底与控制 栅电极之间施加电压来进行。为此，就能够对控制栅电极施加正的高 电压(或者负的高电压)，并在半导体衬底上施加负的高电压(或者正的 高电压)，进而，能够使写入高速化。如以上那样，根据与本专利技术的例子有关的构造，就能够实现适合 于高速写入/擦除的单层多晶硅型时效装置。2.实施例(l)第1实施例A.构造图1是示出第1实施例的时效装置的平面图。图2是沿着图i的H-n线的截面图，图3是沿着图i的in-in线的截面图，图4是沿着图1的IV-IV线的截面图。在半导体衬底ll内形成STI(shallow trench isolation,浅沟槽隔 离)构造的元件分离绝缘层12。第l及第2元件区域(有源区域)AA1、 AA2由元件分离绝缘层12包围起来，例如，在第1方向上相互邻接 进行配置。第1元件区域AA1的第1方向的宽度为Wl。在第1元件区域AA1内形成扩散层11A、11B。扩散层11A、11B 的导电类型与半导体衬底11的导电类型相反。例如，在半导体衬底 ll为P型的情况下，扩散层IIA、 UB就为N型；在半导体衬底ll 为N型的情况下，扩散层11A、 IIB就成P型。在扩散层IIA、 11B之间的沟道区域上隔开一定间隔tl形成厚 度为d的浮栅14。第1元件区域AA1与浮栅14之间的区域13用物 质进行填满或者形成空间。在第2元件区域AA2上形成本文档来自技高网...

【技术保护点】
一种时效装置，其特征在于包括：　半导体衬底、　被形成在上述半导体衬底的表面区域上的元件分离绝缘层、　由上述元件分离绝缘层所包围的第１元件区域、　被形成在上述第１元件区域内的第１及第２扩散层、　被形成在上述第１及第２扩散层间的沟道区域上方的浮栅、以及　相对于上述浮栅在横方向上隔开一定间隔并排形成的控制栅电极，　其中，上述浮栅与上述控制栅电极的耦合电容大于上述浮栅与上述半导体衬底的耦合电容。

【技术特征摘要】
JP 2007-7-17 2007-1863431.一种时效装置，其特征在于包括半导体衬底、被形成在上述半导体衬底的表面区域上的元件分离绝缘层、由上述元件分离绝缘层所包围的第1元件区域、被形成在上述第1元件区域内的第1及第2扩散层、被形成在上述第1及第2扩散层间的沟道区域上方的浮栅、以及相对于上述浮栅在横方向上隔开一定间隔并排形成的控制栅电极，其中，上述浮栅与上述控制栅电极的耦合电容大于上述浮栅与上述半导体衬底的耦合电容。2. 按照权利要求1所述的时效装置，其特征在于 上述浮栅在第1方向上跨越上述第1元件区域而配置，上述浮栅的与上述第1方向正交的第2方向的宽度，在与上述控制栅电极邻接 的部分上比在上述第1元件区域上更宽。3. 按照权利要求1所述的时效装置，其特征在于 上述浮栅以及上述控制栅电极在两者相对置的部分具有凹凸。4. 按照权利要求1所述的时效装置，其特征在于 具有比上述浮栅与上述半导体衬底之间的物质或空间更高的介电常数的物质或空间被形成在上述浮栅与上述控制栅电极之间。5. 按照权利要求1所述的时效装置，其特征在于 上述控制栅电极被形成在由上述元件分离绝缘层所包围的第2元件区域上，上述浮栅也被形成在上述第l及第2元件区域间的元件 分离绝缘层上。6. 按照权利要求1所述的时效装置，其特征在于: 上述浮栅与上述控制栅电极相对置的部分的面积比上述第1元件区域与上述浮栅相对置的部分的面积更大。7. 按照权利要求1所述的时效装置，其特征在于 高介电常数材料被形成在上述浮栅与上述控制栅电极之间。8. 按照权利要求7所述的时效装置，其特征在于 上述高介电常数材料被氧化膜、氮化膜以及氧氮化膜中的一种膜夹持。9. 按照权利要求1所述的时效装置，其特征在于上述第1扩散层被连接到非易失性半导体存储器，上述第2扩散 层被连接到读出装置。10. 按照权利要求9所述的时效装置...

【专利技术属性】
技术研发人员：渡边浩志，木下敦宽，小林茂树，萩岛大辅，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]