一种元胞形成方法和一种具有外延片的晶圆技术

本发明专利技术公开了一种元胞形成方法和一种具有外延片的晶圆，用以解决现有半导体器件有效管芯区内的源漏导通电阻较大的问题。该方法包括：在主平边对位于＜１１０＞晶向的外延片的表面，沿着与＜１１０＞晶向成４５度角的方向印出多条平行且间距相等的第一沟线；并在所述外延片的表面印出多条垂直于第一沟线且间距相等的第二沟线，其中，两条相邻的第二沟线的间距等于两条相邻的第一沟线的间距，以两条相邻的第一沟线与两条相邻的第二沟线交叉后形成的区域作为一个元胞。

【技术实现步骤摘要】

本专利技术涉及半导体芯片工艺
，尤其涉及一种元胞形成技术。
技术介绍
DMOS ( Double-diffiised Metal Oxide Semiconductor,双扩散金属氧化物半 导体)器件的性能直接决定半导体芯片的驱动能力和芯片面积。DMOS器件最 主要的电性参数之 一 是源漏导通电阻(Rdson , Static drain-Source On-Resistance)。器件源漏导通电阻Rdson是器件单位面积开态时源漏之间的 总电阻，它决定器件最大额定电流和功率损耗的重要参数，同时MOSFET器 件还要求要有较低的优值FOM (Fgure of merit), FOM = Rdson x Qg， (Qg为单 位面积栅极电荷)，优值FOM与设计芯片面积即元胞数量无关，适用于不同 电流规格的DMOS的先进性进行统一比较。当源漏导通电阻较小时，DMOS 器件会有较大的输出电流，降低了 DMOS器件的传输损耗，从而可以使半导 体芯片具有较强的驱动能力。所以减小源漏导通电阻是制作DMOS器件工艺 流程所追求的目标。源漏导通电阻的大小与DMOS器件外延片的选用、元胞 设计等许多因素密切相关。DMOS器件外延片的主平边位置可以对位于<110>或<100>两种晶向。实阻，特别是对于低压MOSFET更为明显。但是外延片的主平边位置对位于 <100>需要特别加工，而且加工难度比对位于<110>大，所以一般很少采用主平 边对位于<100>,而多采用主平边对位于<110>。将设计好的DMOS元胞图形事先通过计算机处理，预制到DMOS光罩掩 模版上，再经过光刻工艺(涂胶，曝光，显影)将DMOS光罩掩模版上的图形按比例转印到DMOS器件的外延片表面。DMOS光罩掩;f莫版上每个单位区 域代表一个元胞，许多个元胞相互并联就可以得到DMOS器件有效管芯区， 事实上，DMOS器件的源漏导通电阻是由有效管芯内每个元胞单位面积的源漏 导通电阻相互并联得到的。在元胞设计中，元胞形状一般都是有规则的几何图 形，最常见的是正方形，正方形的底边平行于外延片的主平边(如图1所示)。 现有技术中，多采用DMOS器件外延片对位主平边<110>、每个正方形元胞的 底边平行于外延片的主平边，这种设计方法使得每个元胞单位面积上的导通电 阻较大，从而使得DMOS器件有效管芯区内的源漏导通电阻较大，影响DMOS 器件的性能。除DMOS器件外，IGBT器件也具有相类似的问题。可见，用现有元胞设计方法设计的元胞，使得半导体器件有效管芯区内的 源漏导通电阻较大，从而使半导体器件的性能较差。
技术实现思路
本专利技术实施例提供一种元胞形成方法和一种具有外延片的晶圆，用以解决 现有半导体器件有效管芯区内的源漏导通电阻较大的问题。本专利技术实施例提出一种元胞形成方法，包括以下步骤在主平边对位于<110>晶向的外延片的表面，沿着与<110>晶向成45度角 的方向，印出多条平行且间距相等的第一沟线；在所述外延片的表面，印出多条垂直于第一沟线且间距相等的第二沟线， 其中，两条相邻的第二沟线的间距等于两条相邻的第一沟线的间距；以两条相邻的第一沟线与两条相邻的第二沟线交叉后形成的区域作为元胞。本专利技术实施例提出 一种具有外延片的晶圆，该外延片的主平边对位于 <110>晶向，其中，该外延片表面上的正方形元胞中，有两条对边与<110>晶向 成45度角。本专利技术技术方案在主平边对位于<110>晶向的外延片上印出的正方形元胞中，有两条对边与<110>晶向成45度角，这种边可以看作是对位于<100>晶向 的，进一步地，利用本专利技术方法获得的元胞相当于是在主平边对位于<100〉晶 向的外延片上印出的底边平行于外延片主平边的正方形元胞(简称为<100> 元胞)，因此，利用本专利技术方法获得的元胞单位面积上的源漏导通电阻Rdsonl 等同于<100>元胞单位面积上的源漏导通电阻Rdson2;又由于通常Rdson2 小于在主平边对位于<110>晶向的外延片上印出的底边平行于外延片主平边的 正方形元胞单位面积上的源漏导通电阻Rdson3，因此Rdsonl小于Rdson3，即 本专利技术方法在外延片主平边对位于<110>晶向的情况下，减小了元胞单位面积 上的源漏导通电阻，从而减小了半导体器件有效管芯区内的源漏导通电阻。附图说明图1为现有元胞设计方法的示意图2为本专利技术实施例中在外延片上印出元胞的方法流程图； 图3为本专利技术实施例中印出第一沟线的方法示意图； 图4为利用本专利技术方法形成的元胞示意图。具体实施例方式本专利技术实施例^提供了 一种元胞形成方法和一种具有外延片的晶圆。利用本 专利技术方法在主平边对位于<110>晶向的外延片的表面上印出的正方形元胞中， 有两条对边与<110>晶向成45度角，这种元胞单位面积上的源漏导通电阻小于 底边平行于外延片主平边的正方形元胞的源漏导通电阻，从而减小了半导体器 件有效管芯区内的源漏导通电阻，改善了半导体器件(如DMOS器件、IGBT 器件)的性能。参阅图2所示，在外延片上形成元胞的方法包括如下步骤 S201、在主平边对位于<110>晶向的外延片的表面，沿着与<110>晶向成 45度角的方向，印出多条平行且间距相等的第一沟线(参阅示意图3)。其中，在主平边对位于<110>晶向的外延片的表面，经过光刻工艺(涂胶、曝光、显影)后，在有效管芯区内就可以观察到元胞矩阵。S202、与此同时，在上述外延片的表面，印出多条垂直于第一沟线且间距 相等的第二沟线，其中，两条相邻的第二沟线的间距等于两条相邻的第一沟线 的间距，两条相邻的第一沟线与两条相邻的第二沟线交叉后形成的一格区域为 一个元胞(参阅示意图4)。其中，可以通过光刻工艺在外延片的表面印出第一沟线和第二沟线，其过 程是将上述第一沟线的图形和第二沟线的图形预制到光罩掩^t版上；通过光 刻工艺将上述光罩掩模版上第 一 沟线的图形和第二沟线的图形转印到外延片 的表面。通过光刻工艺在上述外延片的表面转印出上述第一沟线和第二沟线后，就 可以利用该外延片制作半导体器件了 。可见，利用本专利技术方法形成的每个元胞的形状为正方形，每个元胞中由第 一沟线形成的边与<110>晶向成45度角，该边可以看作是对位于<100>晶向的 (因为<100>晶向与<110>晶向之间的夹角就是45度角)。进一步地，利用本专利技术方法形成的每个元胞，相当于是在主平边对位于 <100>晶向的外延片上通过光刻工艺转印出的、底边平行于外延片主平边的正 方形元胞(简称为<100>元胞，由于外延片对位主平边<100>需要特别加工， 因此不常见这种元胞)，因此，利用本专利技术方法获得的元胞单位面积上的源漏 导通电阻Rdsonl等同于<100>元胞单位面积上的源漏导通电阻Rdson2。由于通常Rdson2小于在主平边对位本文档来自技高网...

【技术保护点】
一种元胞形成方法，其特征在于，包括以下步骤：　在主平边对位于＜１１０＞晶向的外延片的表面，沿着与＜１１０＞晶向成４５度角的方向印出多条平行且间距相等的第一沟线；　在所述外延片的表面印出多条垂直于第一沟线且间距相等的第二沟线，其中，两条相邻的第二沟线的间距等于两条相邻的第一沟线的间距；　以两条相邻的第一沟线与两条相邻的第二沟线交叉后形成的区域作为元胞。

【技术特征摘要】
1、一种元胞形成方法，其特征在于，包括以下步骤在主平边对位于&lt;110&gt;晶向的外延片的表面，沿着与&lt;110&gt;晶向成45度角的方向印出多条平行且间距相等的第一沟线；在所述外延片的表面印出多条垂直于第一沟线且间距相等的第二沟线，其中，两条相邻的第二沟线的间距等于两条相邻的第一沟线的间距；以两条相邻的第一沟线与两条相邻的第二沟线交叉后形成的区域作为元胞。2、 如权利要求1所述的方法，其特征在于，印出所述第一沟线和第二沟 线后，所述方法还包括利用所述外延片制作半导体器件。3、 如权利要求1或2所述的方法，其特征在于，通过光刻工艺...

【专利技术属性】
技术研发人员：陈勇，方绍明，刘鹏飞，张立荣，赵亚民，陈洪宁，王新强，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：11[中国|北京]