半导体器件及其制造工艺制造技术

本发明专利技术提供一种通过采用具有均匀组分的栅电极可以防止功函数偏移和由于Ｖ↓［ｔｈ］的有效控制呈现良好工作特性的半导体器件。该半导体器件的特征在于包括ＰＭＯＳ晶体管、ＮＭＯＳ晶体管、包括具有高介电系数的含Ｈｆ－的绝缘膜的栅绝缘膜、包括硅化物区（Ａ）和硅化物区（Ｂ）的线电极，所述硅化物区（Ａ）和硅化物区（Ｂ）之一包括在硅化反应中用作扩散物种的金属Ｍ的硅化物（ａ）、包含与栅绝缘膜接触的硅化物层（Ｃ）的另一硅化物区，所述硅化物层（Ｃ）包括金属Ｍ的硅化物（ｂ），所述硅化物（ｂ）具有比硅化物（ａ）更小的金属Ｍ的原子组份比、以及可以基本上防止金属Ｍ在所述硅化物（ｂ）中扩散的掺杂剂。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种包括N-型和P-型场效应晶体管的半导体器件及其 制造工艺。
技术介绍
最近，包括由诸如硅化金属的合金材料构成的金属栅电极的场效 应晶体管受到关注。包括金属栅电极的这些场效应晶体管具有，通过 消除栅电极中的损耗减小复合电容量和通过控制功函数促进Vth (阈值 电压)控制的优点。通常，使用包括N-型场效应晶体管(下面，称为NMOS晶体管) 和P-型场效应晶体管(下面，称为PMOS晶体管)的半导体器件，其 中将这些MOS晶体管的栅电极结合为单线电极。在该半导体器件中， 半导体衬底内形成的N-型和P-型区上的线电极部分分别对应于每个 MOS晶体管中的栅电极。在上述半导体器件中，每个NMOS晶体管和PMOS晶体管的栅电极 可以具有构成材料的不同功函数用于栅电极得到最佳Vth。因此，在这 种类型的半导体器件中，对应于一个单线电极中的每个MOS晶体管中 的栅电极的部分必须由独立的材料构成，以及用于每个栅电极的构成 材料的功函数必须是可控的，以单独地优化每个MOS晶体管的Vth。因 此，已研究了用于独立地控制NMOS晶体管和PMOS晶体管中的栅电极 构成材料的功函数的技术。用于控制栅电极构成材料的功函数的工艺是，例如，(1)由包含 相互不同元素的材料，在NMOS晶体管中形成栅电极(下面，称为NMOS的栅电极)和在PMOS晶体管中形成栅电极(下面，称为PMOS 的栅电极)，(2)由包含具有不同组份(原子组分比)的相同元素的 材料形成NMOS的栅电极和PMOS的栅电极，或(3)将掺杂剂元素注 入到NMOS的栅电极和PMOS的栅电极。例如，作为对应于上述(2)和(3)的方法，日本特开专利公开 号2005-129551公开了一种包括Ni完全硅化的电极的PMOS晶体管和Ni 完全硅化的电极的NMOS晶体管，其中，所述PMOS晶体管的Ni完全硅 化电极包含具有40-70原子。/。的Ni/(Ni+Si)组分比的P-型掺杂剂，NMOS 晶体管的Ni完全硅化电极包含具有30-60原子。/。的Ni/ (Ni+Si)组分比的 N-型掺杂剂。在该半导体器件中，将掺杂到这些栅电极的P-型和N-型 掺杂剂的剂量和氧化硅栅绝缘膜上的Ni硅化物的组分比调整到最佳范 围内。该参考文献描述了，可以扩展功函数的调制宽度和将每个MOS 的栅电极的Vth控制到期望值。
技术实现思路
但是，上述相关技术有如下问题。首先，在工艺(1)中，可以增 加NMOS的栅电极和PMOS的栅电极中的功函数的调制宽度，但是 NMOS的栅电极和PMOS的栅电极由相互不同的材料构成，同时将二者 结合以形成单线电极。因此，在形成栅电极的过程中，用于MOS的这 些栅电极的构成材料之间发生相互扩散，使得MOS的每个栅电极不具 有相同的组分，导致MOS的每个栅电极的功函数偏离期望值。在工艺(2)中，减小了NMOS的栅电极和PMOS的栅电极中的功 函数的调制宽度。此外，尽管没有到工艺(1)的程度，但是，在形成 栅电极过程中，在MOS的这些栅电极构成材料之间发生相互扩散，导 致MOS的每个栅电极的功函数偏离期望值。此外，在工艺(3)中，NMOS的栅电极和PMOS的栅电极具有相 同的硅化物组份，以便在包含Hf的高介电栅绝缘膜上，.不能调制栅电极中的构成材料的功函数。因此，本专利技术人进行深入研究，最终发现，通过以下措施可以防 止金属元素从具有较高金属原子组份比的栅电极扩散到具有较低金属原子组份比的栅电极中(a)形成含Hf的高介电绝缘膜作为栅绝缘膜, (b)使用由具有不同组份的相同元素的硅化物构成的NMOS的栅电极 和PMOS的栅电极，以扩展栅电极中的功函数的调制宽度，用于便于功 函数(Vth)的控制，以及(c)在具有较低的NMOS的栅电极和PMOS 的栅电极的金属原子组份比的栅电极的栅绝缘膜侧面中，形成包含掺 杂剂元素的硅化物层(C)。鉴于上述问题，提供一种半导体器件实现本专利技术及本专利技术的目的， 该半导体器件包括作为NMOS的栅电极和PMOS的栅电极的组合的线 电极，其中上述结构(a)至(c)允许控制栅电极构成材料的功函数， 以实现所需的Vth。本专利技术的另一目的是以可重复的方式提供一种更简 单地制造上述半导体器件的工艺。为了解决上述问题，本专利技术的特征在于以下结构。 一种半导体器件，包括-N-型区和P-型区，在半导体衬底内形成使得通过隔离区隔离所述 N-型区和所述P-型区；线电极，从所述N-型区上方的区域穿过所述隔离区上方的区域延 伸到所述P-型区上方的区域；PMOS晶体管，包括由所述N-型区上方的线电极构成的第一栅电极 和在所述第一栅电极和所述半导体衬底之间形成的栅绝缘膜；以及NMOS晶体管，包括由所述P-型区上方的线电极构成的第二栅电极 和在所述第二栅电极和所述半导体衬底之间形成的栅绝缘膜，其中，该栅绝缘膜至少包括与所述第一栅电极和所述第二栅电极 接触的含Hf的高介电绝缘膜，该线电极包括硅化物区(A)和硅化物区(B),所述硅化物区(A) 包括所述第一栅电极，所述硅化物区(B)包括所述第二栅电极，所述硅化物区(A)和所述硅化物区(B)的一个硅化物区包含在 硅化反应中将成为扩散物种的金属M (a)的硅化物，另一硅化物区包括与栅绝缘膜接触的硅化物层(C)，以及该硅化物层(C)包括金属M (b)的硅化物和基本上防止金属M 在硅化物(b)中扩散的掺杂剂，该金属M (b)的硅化物具有比硅化物 (a)更小的金属M的原子组份比。根据[l]所述的半导体器件， 其中，该金属M是Ni，所述硅化物区(A)是包括Ni硅化物的一个硅化物区，该Ni硅化物 具有60。/。或更大的Ni原子组份比，作为硅化物(a)，以及所述硅化物区(B)是包括Ni硅化物的另一硅化物区，该Ni硅化物 具有小于60。/。的Ni原子组份比，作为所述硅化物层(C)中的硅化物(b)。根据[2]所述的半导体器件，其中，作为所述硅化物(a)的Ni硅化物是Ni3Si晶相或Ni2Si晶相。 [4]根据[2]或[3]所述的半导体器件，其中，作为所述硅化物(b)的Ni硅化物是NiSi晶相或NiSi2晶相。根据[2]至[4]的任意一项所述的半导体器件， 其中，该硅化物层(C)包括选自由B、 As、 C、 F和N组成的组中 的至少一种元素，作为掺杂剂，以及该硅化物层(C)中的元素(D)的总浓度是lxl0^cm—s或更大。根据[2]至[4]中的任意一项所述的半导体器件， 其中该硅化物层(C)包括选自由B、 As、 C、 F和N组成的组中的 至少一种元素，作为掺杂剂，以及该硅化物层(C)中的元素(D)的总浓度是3xl0cn^或更大。根据[1]至[6]中的任意一项所述的半导体器件， 其中，该栅绝缘膜是多层的，以及还包括在含Hf的高介电绝缘膜下面的氧化硅层和氮氧化硅层中的 至少一个。根据[1]至[7]中的任意一项所述的半导体器件， 其中，该含Hf的高介电绝缘膜是HfSiON层。根据[1]至[8]中的的任意一项所述的半导体器件， 其中，该NMOS晶体管和PMOS晶体管构成CMOS晶体管。 —种用于制造根据[l]所述的半导体器件的工艺，包括制备所述半导体衬底，该半导体衬底包括由所述隔离区隔离的所 述N-型区和所述P-型区；至少在所述半导体衬底上方的最上表面中，形本文档来自技高网...

【技术保护点】
一种半导体器件，包括：　Ｎ－型区和Ｐ－型区，在半导体衬底内形成，使得通过隔离区隔离所述Ｎ－型区和所述Ｐ－型区；　线电极，从所述Ｎ－型区上方的区域穿过所述隔离区上方的区域延伸到所述Ｐ－型区上方的区域；　ＰＭＯＳ晶体管，包括由所述Ｎ－型区上方的线电极构成的第一栅电极和在所述第一栅电极和所述半导体衬底之间形成的栅绝缘膜；以及　ＮＭＯＳ晶体管，包括由所述Ｐ－型区上方的线电极构成的第二栅电极和在所述第二栅电极和所述半导体衬底之间形成的栅绝缘膜，　其中，所述栅绝缘膜至少包括与所述第一栅电极和所述第二栅电极接触的含Ｈｆ的高介电绝缘膜，　所述线电极包括硅化物区（Ａ）和硅化物区（Ｂ），所述硅化物区（Ａ）包括所述第一栅电极，所述硅化物区（Ｂ）包括所述第二栅电极，　所述硅化物区（Ａ）和所述硅化物区（Ｂ）中的一个硅化物区包含在硅化反应中将成为扩散物种的金属Ｍ（ａ）的硅化物，　另一硅化物区包括与所述栅绝缘膜接触的硅化物层（Ｃ），以及　所述硅化物层（Ｃ）包括金属Ｍ（ｂ）的硅化物和基本上防止所述金属Ｍ在所述硅化物（ｂ）中扩散的掺杂剂，所述金属Ｍ（ｂ）的硅化物具有比硅化物（ａ）更小的金属Ｍ的原子组份比。

【技术特征摘要】
【国外来华专利技术】JP 2006-1-6 001359/20061.一种半导体器件，包括N-型区和P-型区，在半导体衬底内形成，使得通过隔离区隔离所述N-型区和所述P-型区；线电极，从所述N-型区上方的区域穿过所述隔离区上方的区域延伸到所述P-型区上方的区域；PMOS晶体管，包括由所述N-型区上方的线电极构成的第一栅电极和在所述第一栅电极和所述半导体衬底之间形成的栅绝缘膜；以及NMOS晶体管，包括由所述P-型区上方的线电极构成的第二栅电极和在所述第二栅电极和所述半导体衬底之间形成的栅绝缘膜，其中，所述栅绝缘膜至少包括与所述第一栅电极和所述第二栅电极接触的含Hf的高介电绝缘膜，所述线电极包括硅化物区(A)和硅化物区(B)，所述硅化物区(A)包括所述第一栅电极，所述硅化物区(B)包括所述第二栅电极，所述硅化物区(A)和所述硅化物区(B)中的一个硅化物区包含在硅化反应中将成为扩散物种的金属M(a)的硅化物，另一硅化物区包括与所述栅绝缘膜接触的硅化物层(C)，以及所述硅化物层(C)包括金属M(b)的硅化物和基本上防止所述金属M在所述硅化物(b)中扩散的掺杂剂，所述金属M(b)的硅化物具有比硅化物(a)更小的金属M的原子组份比。2. 根据权利要求l所述的半导体器件， 其中，所述金属M是Ni，所述硅化物区(A)为包括Ni硅化物的一个硅化物区，所述Ni硅化 物具有60。/。或更大的Ni原子组份比，作为硅化物(a)，以及所述硅化物区(B)为包括M硅化物的另一硅化物区，所述Ni硅化 物具有小于60。/。的Ni原子组份比，作为所述硅化物层(C)中的硅化物 (b)。3. 根据权利要求2所述的半导体器件，其中，作为所述硅化物(a)的Ni硅化物是Ni3Si晶相或Ni2Si晶相。4. 根据权利要求2或3所述的半导体器件，其中，作为所述硅化物(b)的Ni硅化物是NiSi晶相或NiSi2晶相。5. 根据权利要求2至4中的任意一项所述的半导体器件，其中，所述硅化物层(C)包括选自由B、 As、 C、 F和N组成的组 中的至少一种元素(D)，作为掺杂剂，以及所述硅化物层(C)中的元素(D)的总浓度是lxl0cnrs或更大。6. 根据权利要求2至4中的任意一项所述的半导体器件，其中，所述硅化物层(C)包括选自由B、 As、 C、 F和N组成的组 中的至少一种元素(D),作为掺杂剂，以及所述硅化物层(C)中的元素(D)的总浓度是3xlOcn^或更大。7. 根据权利要求1至6中的任意一项所述的半导体器件， 其中，所述栅绝缘膜是多层的，以及还包括在所述含Hf的高介电绝缘膜下面的氧化硅层和氮氧化硅层 中的至少一个。8. 根据权利要求1至7中的任意一项所述的半导体器件， 其中，所述含Hf的高介电绝缘膜是HfSiON层。9. 根据权利要求1至8中的任意一项所述的半导体器件，其中，所述NMOS晶体管和所述PMOS晶体管构成CMOS晶体管。10. —种用于制造根据权利要求l所述的半导体器件的工艺，包括 制备所述半导体衬底，所述半导体衬底包括由所述隔离区隔离的所述N-型区和所述P-型区； 至少在所述半导体衬底上方的最上表面中，形成包括所述含Hf的 高介电绝缘膜的所述栅绝缘膜；在所述栅绝缘膜上方形成硅层；将掺杂剂仅仅注入到所述P-型区和所述N-型区上方的任意一个硅 层中，作为掺杂剂注入...

【专利技术属性】
技术研发人员：长谷卓，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]