半导体结构及其形成方法技术

一种半导体结构及其形成方法，所述半导体结构包括：衬底；位于所述衬底上的第一源漏掺杂层；位于所述第一源漏掺杂层上的沟道柱；位于所述沟道柱侧壁表面的栅极结构，所述栅极结构包括第一区以及位于所述第一区上的第二区；导电层，所述导电层与所述栅极结构的第二区接触；位于所述导电层上的第一导电结构。通过所述导电层与所述栅极结构的第二区相接触，所述第二区位于所述栅极结构的顶部，以此增大所述导电层和所述第一源漏掺杂层之间的间距，从而减小所述栅极结构和所述第一源漏掺杂层之间的寄生电容减小，以此提升最终形成的半导体结构的性能。构的性能。构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的金属-氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。
[0003]随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种沟道栅极环绕(gate-all-around，简称GAA)结构的鳍式场效应晶体管，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流。
[0004]然而，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，能够有效的提升最终形成的半导体结构的性能。
[0006]为解决上述问题，本专利技术提供一种半导体结构，包括：衬底；位于所述衬底上的第一源漏掺杂层；位于所述第一源漏掺杂层上的沟道柱；位于所述沟道柱侧壁表面的栅极结构，所述栅极结构包括第一区以及位于所述第一区上的第二区；导电层，所述导电层与所述栅极结构的第二区接触；位于所述导电层上的第一导电结构。
[0007]可选的，还包括：位于所述第一源漏掺杂层上的第一隔离层，所述第一隔离层覆盖所述沟道柱的部分侧壁表面，所述第一隔离层的顶部表面低于所述沟道柱的顶部表面，所述栅极结构位于所述第一隔离层上。
[0008]可选的，还包括：位于所述第一隔离层上的介质层，所述介质层覆盖所述栅极结构的侧壁，所述导电层位于所述介质层内，且所述介质层暴露出所述导电层的顶部表面。
[0009]可选的，还包括：位于所述第一源漏掺杂层上的第二导电结构；位于所述沟道柱顶部的第二源漏掺杂层；位于所述第二源漏掺杂层上的第三导电结构。
[0010]可选的，还包括：位于所述介质层上的第二隔离层，所述第一隔离层、介质层和第二隔离层覆盖所述第一导电结构。
[0011]可选的，所述导电层的底部表面与所述第一源漏掺杂层的顶部表面之间的间距为
[0012]可选的，所述导电层的底部表面与顶部表面之间的间距为
[0013]相应的，本专利技术还提供了一种半导体结构的形成方法，包括：提供衬底；在所述衬
底上形成第一源漏掺杂层；在所述第一源漏掺杂层上形成沟道柱；形成栅极结构和导电层，所述栅极结构位于所述沟道柱的侧壁，所述栅极结构包括第一区以及位于所述第一区上的第二区，所述导电层与所述栅极结构的第二区接触；在所述导电层上形成第一导电结构。
[0014]可选的，在形成所述栅极结构之前，还包括：在所述第一源漏掺杂层上形成第一隔离层，所述第一隔离层覆盖所述沟道柱的部分侧壁表面，所述第一隔离层的顶部表面低于所述沟道柱的顶部表面，所述栅极结构位于所述第一隔离层上。
[0015]可选的，在形成所述栅极结构的过程中，还包括：在所述第一隔离层上形成介质层，所述介质层覆盖所述栅极结构的侧壁，所述导电层位于所述介质层内，且所述介质层暴露出所述导电层的顶部表面。
[0016]可选的，所述栅极结构、介质层以及导电层的形成方法包括：所述栅极结构、介质层以及导电层的形成方法包括：在所述第一隔离层上形成初始栅极结构，所述初始栅极结构覆盖所述沟道柱的侧壁和顶部表面，所述初始栅极结构包括初始第一区以及位于所述初始第一区上的初始第二区；在所述第一隔离层上形成初始介质层，所述初始介质层覆盖所述初始栅极结构的侧壁；在所述初始介质层内形成第一开口，所述第一开口暴露出所述初始栅极结构的初始第二区侧壁；在所述第一开口内形成初始导电层；在形成所述初始导电层之后，去除部分所述初始介质层，形成所述介质层；在形成所述介质层之后，去除位于所述沟道柱顶部和所述沟道柱部分侧壁的初始栅极结构、以及去除部分所述初始导电层，形成所述栅极结构与所述导电层。
[0017]可选的，在形成所述介质层之后，还包括：在所述介质层上形成第二隔离层。
[0018]可选的，在形成所述第二隔离层之后，还包括：在所述沟道柱的顶部形成第二源漏掺杂层；在所述第一源漏掺杂层上形成第二导电结构；在所述第二源漏掺杂层上形成第三导电结构。
[0019]可选的，所述第一导电结构、第二导电结构以及第三导电结构的形成方法包括：在所述第一隔离层、介质层以及第二隔离层内形成第一导电开口、第二导电开口以及第三导电开口，所述第一导电开口暴露出所述导电层的顶部表面，所述第二导电开口暴露出所述第一源漏掺杂层的顶部表面，所述第三导电开口暴露出所述第二源漏掺杂层的顶部表面；在所述第一导电开口内形成所述第一导电结构，在所述第二导电开口内形成所述第二导电结构，在所述第三导电开口内形成所述第三导电结构。
[0020]可选的，所述导电层的底部表面与所述第一源漏掺杂层的顶部表面之间的间距
[0021]可选的，所述导电层的底部表面与顶部表面之间的间距为
[0022]与现有技术相比，本专利技术的技术方案具有以下优点：
[0023]在本专利技术技术方案的结构中，通过所述导电层与所述栅极结构的第二区相接触，所述第二区位于所述栅极结构的顶部，以此增大所述导电层和所述第一源漏掺杂层之间的间距。由于寄生电容与电极板之间的间距呈反比关系，因此当所述导电层和所述第一源漏掺杂层之间的间距增大时，相应的所述栅极结构和所述第一源漏掺杂层之间的寄生电容减小，以此提升最终形成的半导体结构的性能。
[0024]进一步，所述导电层的底部表面与所述第一源漏掺杂层的顶部表面之间的间距为
所述导电层的底部表面与顶部表面之间的间距为范围的所述导电层的底部表面与所述第一源漏掺杂层的顶部表面之间的间距能够保证所述栅极结构和所述第一源漏掺杂层之间的寄生电容较小；范围的所述导电层的底部表面与顶部表面之间的间距，能够保证所述导电层与所述栅极结构之间的接触面积较大，使得所述导电层和所述栅极结构之间的接触电阻较小。
[0025]在本专利技术技术方案的形成方法中，通过所述导电层与所述栅极结构的第二区相接触，所述第二区位于所述栅极结构的顶部，以此增大所述导电层和所述第一源漏掺杂层之间的间距，由于所述寄生电容与电极板之间的间距呈反比关系，因此当所述导电层和所述第一源漏掺杂层之间的间距增大时，相应的所述栅极结构和所述第一源漏掺杂层之间的寄生电容减小，以此提升最终形成的半导体结构的性能。
[0026]进一步，所述导电层的底部表面与所述第一源漏掺杂层的顶部表面之间的间距为所述导电层的底部表面与顶部表面之间的间距为范围的所述导电层的底部表面与所述第一源漏本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；位于所述衬底上的第一源漏掺杂层；位于所述第一源漏掺杂层上的沟道柱；位于所述沟道柱侧壁表面的栅极结构，所述栅极结构包括第一区以及位于所述第一区上的第二区；导电层，所述导电层与所述栅极结构的第二区接触；位于所述导电层上的第一导电结构。2.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第一源漏掺杂层上的第一隔离层，所述第一隔离层覆盖所述沟道柱的部分侧壁表面，所述第一隔离层的顶部表面低于所述沟道柱的顶部表面，所述栅极结构位于所述第一隔离层上。3.如权利要求2所述的半导体结构，其特征在于，还包括：位于所述第一隔离层上的介质层，所述介质层覆盖所述栅极结构的侧壁，所述导电层位于所述介质层内，且所述介质层暴露出所述导电层的顶部表面。4.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第一源漏掺杂层上的第二导电结构；位于所述沟道柱顶部的第二源漏掺杂层；位于所述第二源漏掺杂层上的第三导电结构。5.如权利要求3所述的半导体结构，其特征在于，还包括：位于所述介质层上的第二隔离层，所述第一隔离层、介质层和第二隔离层覆盖所述第一导电结构。6.如权利要求1所述的半导体结构，其特征在于，所述导电层的底部表面与所述第一源漏掺杂层的顶部表面之间的间距为7.如权利要求1所述的半导体结构，其特征在于，所述导电层的底部表面与顶部表面之间的间距为8.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成第一源漏掺杂层；在所述第一源漏掺杂层上形成沟道柱；形成栅极结构和导电层，所述栅极结构位于所述沟道柱的侧壁，所述栅极结构包括第一区以及位于所述第一区上的第二区，所述导电层与所述栅极结构的第二区接触；在所述导电层上形成第一导电结构。9.如权利要求8所述的半导体结构的形成方法，其特征在于，在形成所述栅极结构之前，还包括：在所述第一源漏掺杂层上形成第一隔离层，所述第一隔离层覆盖所述沟道柱的部分侧壁表面，所述第一隔离层的顶部表面低于所述沟道柱的顶部表面，所述栅极结构位于所述第一隔离层上。10.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述栅极结构的过程中，还包括：在所述...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：