时钟树综合和布局混合优化方法和装置、存储介质和终端制造方法及图纸

本发明专利技术公开了时钟树综合和布局混合优化方法和装置、存储介质和终端，其中方法包括获取所有时钟端口的坐标位置，并获取所有时钟端口的逻辑深度；基于所有时钟端口的逻辑深度对所有时钟端口分组得到多个逻辑深度组，并获取每个逻辑深度组的分割点；基于逻辑深度组的分割点计算主干节点，并连接形成时钟树主轨道；计算逻辑深度组中所有叶节点，并将其连接到时钟树主轨道上；将所有主干节点和所有叶节点转化为虚拟单元，并将所有虚拟单元和待优化电路版图内的所有逻辑门均作为可移动单元得到优化后的电路板图。本发明专利技术进一步提升了超导集成电路，尤其是SFQ逻辑中的Bit

【技术实现步骤摘要】
时钟树综合和布局混合优化方法和装置、存储介质和终端


[0001]本专利技术涉及超导集成电路布局
，尤其涉及一种时钟树综合和布局混合优化方法和装置、存储介质和终端。

技术介绍

[0002]超导集成电路是指基于约瑟夫森结和超导材料，包括单磁通量子(Single
‑
Flux
‑
Quantum，SFQ)电路等应用的集成电路。
[0003]SFQ电路是一种比较特殊的超导集成电路，其主要是由约瑟夫森结组成的，通过磁通量子Ф0的有无来表示数字逻辑“0”和“1”的。跟传统半导体CMOS(Complementary Metal Oxide Semiconductor)电路比起来，磁通量子的微小和量化性质显著减少了串扰和功耗的影响，而磁通量子进出环路时在结中产生的窄电压脉冲也使其获得极高的频率。这种兼具超高工作速度和极低功耗的优点，使得该电路在超宽带宽模数/数模转换器(Analog
‑
to
‑
Digital Converter，ADC)、超导计算机等应用上有显著的前景。
[0004]SFQ电路的大规模设计主要受制于电子设计自动化工具(EDA)的性能，而当前商业和开源的EDA工具对SFQ设计的支持不足以满足SFQ电路的需求。由于当前的EDA工具主要是围绕CMOS电路开发，在一些关键的属性上难以完全支持SFQ电路的自动化设计，例如无法支持SFQ电路中常用的concurrent
‑
flow和counter
‑
flow结构的时钟树综合；此外由于SFQ电路的特殊性，布局优化和时钟树之间相互影响程度更大，单一的优化步骤很难发挥电路的最优性能。

技术实现思路

[0005]本专利技术所要解决的技术问题是现有的EDA工具无法难以完全支持SFQ电路的自动化设计，且SFQ电路布局优化和时钟树之间相互影响程度较大，现有的优化方式难以发挥SFQ电路的最优性能。
[0006]为了解决上述技术问题，本专利技术提供了一种时钟树综合和布局混合优化方法，包括：
[0007]基于待优化电路的版图布局数据获取所述待优化电路中所有时钟端口的坐标位置，并基于所述待优化电路的电路网表获取所述待优化电路中所有时钟端口的逻辑深度；
[0008]基于所有时钟端口的逻辑深度对所有时钟端口进行分组，得到多个逻辑深度组，并对每个所述逻辑深度组进行分割，得到每个所述逻辑深度组的分割点；
[0009]分别以每个所述逻辑深度组的分割点作为参考节点计算每个所述逻辑深度组的主干节点，并依次连接所有所述主干节点形成时钟树主轨道；
[0010]基于每个所述逻辑深度组中所有时钟端口坐标位置分别计算对应所述逻辑深度组中的所有叶节点，并将所有所述叶节点与所述时钟树主轨道连接；
[0011]将所有主干节点和所有叶节点转化为虚拟单元，并将所有虚拟单元和所述待优化电路版图内的所有逻辑门作为同级别的可移动单元，通过利用基于模拟退火算法的布局优
化器对所有所述可移动单元进行迭代优化，得到优化电路。
[0012]优选地，基于所有时钟端口的逻辑深度对所有时钟端口进行分组，得到多个逻辑深度组包括：
[0013]将所有时钟端口中逻辑深度相同的归为一组，并按逻辑深度从小到大的顺序依次排列得到多个逻辑深度组。
[0014]优选地，对每个所述逻辑深度组进行分割，得到每个所述逻辑深度组的分割点包括：
[0015]分别将每个所述逻辑深度组内最上边的时钟端口位置坐标和最下边的时钟端口位置坐标的中点作为对应所述逻辑深度组的分割点。
[0016]优选地，分别以每个所述逻辑深度组的分割点作为参考节点计算每个所述逻辑深度组的主干节点包括：
[0017]分别以每个所述逻辑深度组的分割点作为每个所述逻辑深度组的参考节点；
[0018]在每个所述参考节点的预设范围内查找对应所述逻辑深度组的主干节点，以使得所有相邻所述主干节点之间的高度差之和小于预设阈值。
[0019]优选地，基于单个所述逻辑深度组中的所有时钟端口坐标位置计算对应所述逻辑深度组中的所有叶节点包括：
[0020]所述逻辑深度组中的主干节点左右延伸直线将所述逻辑深度组分为上下两个半平面；
[0021]基于每个所述半平面内的所有时钟端口坐标位置以及预设扇出值计算出每个所述半平面内的所有叶节点。
[0022]优选地，将所有所述叶节点与所述时钟树主轨道连接包括：
[0023]将每个所述半平面内的所有叶节点基于所述预设扇出值连接成子时钟树；
[0024]将所有所述子时钟树的根节点与所述时钟树主轨道连接，以使得同一逻辑深度组中的两个子时钟树每一级节点均具有相同长度的时钟轨道。
[0025]优选地，所述模拟退火算法的优化目标为移动前后时钟树整体偏差值以及所述待优化电路中所有信号线线长的均值、所有信号线线长的方差、版图整体所占面积和走线密度之和的差值小于预设阈值
[0026]为了解决上述技术问题，本专利技术还提供了一种时钟树综合和布局混合优化装置，包括：数据获取模块、分割模块、主轨道形成模块、叶节点获取模块和优化模块。
[0027]所述数据获取模块，用于基于待优化电路的版图布局数据获取所述待优化电路中所有时钟端口的坐标位置，并基于所述待优化电路的电路网表获取所述待优化电路中所有时钟端口的逻辑深度；
[0028]所述分割模块，用于基于所有时钟端口的逻辑深度对所有时钟端口进行分组，得到多个逻辑深度组，并对每个所述逻辑深度组进行分割，得到每个所述逻辑深度组的分割点；
[0029]所述主轨道形成模块，用于分别以每个所述逻辑深度组的分割点作为参考节点计算每个所述逻辑深度组的主干节点，并依次连接所有所述主干节点形成时钟树主轨道；
[0030]所述叶节点获取模块，用于基于每个所述逻辑深度组中所有时钟端口坐标位置分别计算对应所述逻辑深度组中的所有叶节点，并将所有所述叶节点与所述时钟树主轨道连
接；
[0031]所述优化模块，用于将所有主干节点和所有叶节点转化为虚拟单元，并将所有虚拟单元和所述待优化电路版图内的所有逻辑门作为可移动单元，通过模拟退火算法对所有所述可移动单元进行优化，得到优化电路。
[0032]为了解决上述技术问题，本专利技术还提供了一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现所述时钟树综合和布局混合优化方法。
[0033]为了解决上述技术问题，本专利技术还提供了一种终端，包括：处理器及存储器；
[0034]所述存储器用于存储计算机程序，所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行如所述时钟树综合和布局混合优化方法。
[0035]与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
[0036]应用本专利技术实施例提供的时钟树综合和布局混合优化方法，主要通过将时钟树所有主干节点和所有叶节点转化为虚拟单元，并将所有虚拟本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟树综合和布局混合优化方法，包括：基于待优化电路的版图布局数据获取所述待优化电路中所有时钟端口的坐标位置，并基于所述待优化电路的电路网表获取所述待优化电路中所有时钟端口的逻辑深度；基于所有时钟端口的逻辑深度对所有时钟端口进行分组，得到多个逻辑深度组，并对每个所述逻辑深度组进行分割，得到每个所述逻辑深度组的分割点；分别以每个所述逻辑深度组的分割点作为参考节点计算每个所述逻辑深度组的主干节点，并依次连接所有所述主干节点形成时钟树主轨道；基于每个所述逻辑深度组中所有时钟端口坐标位置分别计算对应所述逻辑深度组中的所有叶节点，并将所有所述叶节点与所述时钟树主轨道连接；将所有主干节点和所有叶节点转化为虚拟单元，并将所有虚拟单元和所述待优化电路版图内的所有逻辑门作为同级别的可移动单元，通过利用基于模拟退火算法的布局优化器对所有所述可移动单元进行迭代优化，得到优化电路。2.根据权利要求1所述的方法，其特征在于，基于所有时钟端口的逻辑深度对所有时钟端口进行分组，得到多个逻辑深度组包括：将所有时钟端口中逻辑深度相同的归为一组，并按逻辑深度从小到大的顺序依次排列得到多个逻辑深度组。3.根据权利要求1所述的方法，其特征在于，对每个所述逻辑深度组进行分割，得到每个所述逻辑深度组的分割点包括：分别将每个所述逻辑深度组内最上边的时钟端口位置坐标和最下边的时钟端口位置坐标的中点作为对应所述逻辑深度组的分割点。4.根据权利要求1所述的方法，其特征在于，分别以每个所述逻辑深度组的分割点作为参考节点计算每个所述逻辑深度组的主干节点包括：分别以每个所述逻辑深度组的分割点作为每个所述逻辑深度组的参考节点；在每个所述参考节点的预设范围内查找对应所述逻辑深度组的主干节点，以使得所有相邻所述主干节点之间的高度差之和小于预设阈值。5.根据权利要求1所述的方法，其特征在于，基于单个所述逻辑深度组中的所有时钟端口坐标位置计算对应所述逻辑深度组中的所有叶节点包括：所述逻辑深度组中的主干节点左右延伸直线将所述逻辑深度组分为上下两个半平面；基于每个所述半平面内的所有时钟端口坐标位置以及预设扇出值计算出每个所...

【专利技术属性】
技术研发人员：杨树澄，任洁，王镇，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：