制造半导体器件的方法技术

本技术提供一种制造半导体器件的方法。所述方法包括：形成初始源极结构；在所述初始源极结构上形成层叠结构，所述层叠结构包括第一材料层和第二材料层；形成贯通所述层叠结构的初始存储层；形成穿过所述层叠结构的沟槽；通过对所述第二材料层的被所述沟槽暴露的部分进行表面处理来形成第一缓冲图案；以及形成覆盖所述第一缓冲图案的保护层。盖所述第一缓冲图案的保护层。盖所述第一缓冲图案的保护层。

【技术实现步骤摘要】
制造半导体器件的方法


[0001]本公开涉及一种制造半导体器件的方法，更具体地说涉及一种制造三维半导体器件的方法。

技术介绍

[0002]半导体器件包括由金属氧化物半导体场效应晶体管(MOSFET)配置成的集成电路。随着半导体器件的尺寸和设计规则逐渐减小，MOSFET的按比例缩减也逐渐加速。
[0003]然而，MOSFET的尺寸缩小可能会导致短沟道效应等，从而导致半导体器件的操作特性劣化。因此，在克服由于半导体器件的高集成度而造成的局限性的同时，研发了形成性能更优异的半导体器件的各种方法。
[0004]此外，这样的集成电路的目的是提高操作的可靠性，并降低功耗。因此，在较小的空间内制造出具有更高可靠性和更低功耗的器件的方法也在研发中。

技术实现思路

[0005]根据本公开的一个实施方式的制造半导体器件的方法可以包括：形成初始源极结构；在所述初始源极结构上形成层叠结构，所述层叠结构包括第一材料层和第二材料层；形成贯通所述层叠结构的初始存储层；形成贯通所述层叠结构的沟槽；通过对所述第二材料层的被所述沟槽暴露的部分进行表本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，所述方法包括：形成初始源极结构；在所述初始源极结构上形成层叠结构，所述层叠结构包括第一材料层和第二材料层；形成贯通所述层叠结构的初始存储层；形成贯通所述层叠结构的沟槽；通过对所述第二材料层的被所述沟槽暴露的部分进行表面处理来形成第一缓冲图案；以及形成覆盖所述第一缓冲图案的保护层。2.根据权利要求1所述的方法，其中，所述表面处理是氧化工艺，并且其中，所述第一缓冲图案包括氧化物。3.根据权利要求1所述的方法，其中，所述初始源极结构包括由所述沟槽暴露的第一源极层，并且所述方法还包括通过氧化所述第一源极层的一部分来形成第二缓冲图案。4.根据权利要求3所述的方法，其中，所述保护层覆盖所述第二缓冲图案。5.根据权利要求1所述的方法，其中，所述初始存储层包括：初始隧道绝缘层；围绕所述初始隧道绝缘层的初始数据存储层；以及围绕所述初始数据存储层的初始阻挡层，并且其中，所述保护层包括与所述初始数据存储层相同的材料。6.根据权利要求1所述的方法，其中，所述第一缓冲图案的侧壁与所述沟槽的中心之间的距离小于所述第一材料层的侧壁与所述沟槽的中心之间的距离。7.根据权利要求1所述的方法，其中，所述第一缓冲图案的上表面与所述第一材料层的下表面接触。8.根据权利要求1所述的方法，所述方法还包括：通过去除所述初始源极结构的源极牺牲层形成腔；以及通过在所述腔中形成第二源极层来形成源极结构。9.一种制造半导体器件的方法，所述方法包括：形成初始源极结构；在所述初始源极结构上形成层叠结构，所述层叠结构包括第一材料层和第二材料层；形成贯通所述层叠结构的初始存储层；形成贯通所述层叠结构的沟槽；形成与所述第一材料层重叠的缓冲图案；以及形成覆盖所述缓冲图案的保护层。10.根据权利要求9所述的方法，其中，所述保护层包括在所述缓冲图案之间的插设部。11.根据权利要求10所述的方法，其中，所述插设部接触所述缓冲图案中的一者的上表面和所述缓冲图案中的另一者的下表面...

【专利技术属性】
技术研发人员：许珉荣，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：