三维存储器及其制备方法技术

本申请提供三维存储器及制备方法。制备方法包括：在衬底上限定的第一区域内形成外围高压电路，采用第一填充层覆盖第一区域；在衬底除第一区域之外的部分上形成叠层结构，叠层结构包括交替叠置的栅极牺牲层和绝缘层；保留叠层结构位于边界区的一部分以形成隔离结构，边界区与第一区域相邻；去除叠层结构除位于界区之外的部分的栅极牺牲层以形成牺牲间隙，并在牺牲间隙内填充导电材料以形成存储器的栅极层。通过上述方法，将外围高压电路与存储阵列形成在同一衬底的同一平面上，并在两者之间设置隔离结构，可相对减小外围芯片的尺寸，提高存储密度和可集成性，并避免存储阵列制备过程中产生或使用到的等离子体等扩散到外围高压电路中。电路中。电路中。

【技术实现步骤摘要】
三维存储器及其制备方法


[0001]本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器(3D NAND)的结构及其制备方法。

技术介绍

[0002]三维存储器包括存储阵列和用于控制信号进出存储阵列的外围电路。外围电路可包括高压电路、低压电路以及超低压电路等。
[0003]在传统的三维存储器制备工艺中，外围芯片的尺寸会因为其上的高压电路的尺寸而无法进一步缩小。因而，不利于提高三维存储器的存储密度和可集成性。
[0004]具体地，以外围高压电路中的高电压NMOS器件为例，由于在单元编程操作期间，传输晶体管需要在29V的栅极电压处传输源极区或漏极区的25V的高电压，因此字线解码传输晶体管电路中相邻的高电压NMOS器件之间的电压差大约是25V。在传统的三维存储器制备工艺中，通常在高电压NMOS器件之间字线方向上形成p型场注入物以抑制穿通，同时在高电压NMOS器件之间位线方向上形成p+抽头以抑制闩锁效应。然而，这会使高电压NMOS器件之间的间距不能继续缩小，从而导致外围电路芯片不能进一步缩小尺寸。
专利
技术实现思路

本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制备三维存储器的方法，其特征在于，所述方法包括：在衬底上限定的第一区域内形成外围高压电路，并采用第一填充层覆盖所述第一区域；在所述衬底的、除所述第一区域之外的部分上形成叠层结构，其中所述叠层结构包括交替叠置的栅极牺牲层和绝缘层；保留所述叠层结构位于边界区的一部分以形成隔离结构，其中所述边界区与所述第一区域相邻；以及去除所述叠层结构的、除位于所述边界区之外的部分的栅极牺牲层以形成牺牲间隙，并在所述牺牲间隙内填充导电材料以形成所述存储器的栅极层。2.根据权利要求1所述的方法，其特征在于，形成所述衬底包括：将第一衬底的表面与绝缘体上硅中单晶硅层的表面结合；以及去除所述绝缘体上硅的基体，以形成包括所述单晶硅层和所述第一衬底的所述衬底。3.根据权利要求1所述的方法，其特征在于，保留所述叠层结构位于边界区的一部分以形成隔离结构，其中所述边界区与所述第一区域相邻包括：在所述边界区去除部分所述叠层结构，以使所述叠层结构位于所述边界区的部分的表面与所述第一填充层的表面齐平；继续在所述边界区去除部分所述叠层结构，至暴露出最靠近所述衬底的所述绝缘层，以使所述叠层结构在第一方向分割成两个部分，其中所述叠层结构的第一部分靠近所述第一填充层；在所述叠层结构的第二部分中形成台阶结构；以及形成第二填充层以覆盖所述第一部分和暴露的所述绝缘层，从而形成隔离结构。4.根据权利要求2所述的方法，其特征在于，在衬底上限定的第一区域内形成外围高压电路，并采用第一填充层覆盖所述第一区域包括：在所述第一区域中形成所述外围高压电路的浅沟槽隔离结构，其中所述浅沟槽隔离结构贯穿所述单晶硅层并延伸至所述第一衬底中；在所述浅沟槽隔离结构之间的区域中形成所述外围高压电路的栅极结构；在所述单晶硅层的、位于所述栅极结构的两侧的部分中分别形成源区、漏区和偏置区；以及采用所述第一填充层覆盖所述第一区域。5.根据权利要求4所述的方法，其中所述叠层结构中形成有沟道结构、栅极间隙结构和台阶结构，其特征在于，通过形成所述沟道结构、所述栅极间隙结构和所述台阶结构过程中所产生的热量对位于所述源区、所述漏区和所述偏置区内的导电杂质进行退火。6.根据权利要求1所述的方法，其特征在于，在形成所述栅极层之后，所述方法还包括：在所述叠层结构远离所述衬底的一侧连接外围电路芯片，其中，所述外围电路芯片包括外围低压电路和外围超低压电路。7.根据权利要求2所述的方法，其中所述第一衬底包括邻近所述单晶硅层一侧的阻隔层，所述阻隔层包括正对所述外围高压电路的第一阻隔层，其特征在于，所述方法还包括：在所述叠层结构远离所述第一填充层的部分中形成沟道结构，所述沟道结构贯穿所述
叠层结构和所述单晶硅层，并延伸至所述第一衬底中；去除所述第一衬底中除所述第一阻隔层之外的部分，并去除延伸至所述第一衬底中的部分所述沟道结构，以暴露所述单晶硅层和所述沟道结构中的沟道层；以及形成导电层以覆盖暴露的所述单晶硅层的表面和暴露的所述沟道层。8.根据权利要求7所述的方法，其特征在于，在暴露的所述单晶硅层的表面形成延伸穿过暴露的所述沟道层的导电层包括：在所述第一阻隔层的表面和所述单晶硅层的表面上形成延伸穿过暴露的所述沟道层的初始导电层；去除所述初始导电层中正对所述第一阻隔层的部分至暴露出所述第一阻隔层以形成开口；以及采用填充介质层填充所述开口，其中所述初始导电层中剩余的部分形成所述导电层。9.根据权利要求2所述的方法，其中所述第一衬底包括依次形成的基底和衬底牺牲叠层，所述衬底牺牲叠层包括第一衬底叠层和第二衬底叠层，且所述第一衬底叠层与所述外围高压电路和所述边界区正对，其特征在于，所述方法还包括：在所述叠层结构远离所述第一填充层的部分中形成沟道结构，所述沟道结构贯穿所述叠层结构和所述单晶硅层，并延伸至所述第一衬底...

【专利技术属性】
技术研发人员：张坤，周文犀，王迪，薛磊，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：