三维存储器及其制作方法技术

本发明专利技术提供了一种三维存储器及其制作方法。该制作方法包括：提供表面具有堆叠体的衬底，堆叠体包括沿远离衬底的方向交替层叠的牺牲层和隔离层，在堆叠体中形成贯穿至衬底的沟道通孔，沟道通孔具有第一侧壁；顺序形成覆盖第一侧壁的功能层和沟道层，沟道层位于功能层远离第一侧壁的一侧；形成覆盖第一侧壁顶部的保护层，并在沟道通孔中原子层沉积介电材料，以形成介电填充层，且沟道层和功能层顺序环绕介电填充层，以形成沟道结构。由于在原子层沉积介电材料之前，先形成覆盖第一侧壁顶部的保护层，从而能够通过该保护层防止原子层沉积工艺中抑制气体对沟道侧壁顶部的影响，避免了位于侧壁顶部的沟道层和功能层被破损，进而保证了器件性能。了器件性能。了器件性能。

【技术实现步骤摘要】
三维存储器及其制作方法


[0001]本专利技术涉及半导体
，具体而言，涉及一种三维存储器及其制作方法。

技术介绍

[0002]在目前3D NAND存储器中，通常采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3D NAND存储器结构。为了得到上述堆叠式的3D NAND存储器结构，在形成贯穿堆叠体的沟道通孔(Channel hole)后，需要在沟道通孔的侧壁上顺序覆盖功能层和沟道层，并在沟道通孔中形成介电填充层，以得到沟道结构。
[0003]在沟道通孔中形成沟道结构的工艺中，会根据不同的需求调节介电材料的填充量。在很多情况下沟道通孔中会留一个空气间隙(Air Gap)在其中下部，但是随着新架构或者其他方面的要求的变化，可能会需要使整个沟道通孔做到无空隙(void free)。
[0004]同时，随着3D NAND堆叠层数的不断增加深孔填充更加困难，由于所需要的沟道通孔的深宽比(Aspect ratio)很大，在目前深孔填充技术中通常采用原子层沉积工艺制备介电填充层，为了使抑制气体(inhibition gas)能够达到沟道通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制作方法，其特征在于，包括以下步骤：提供表面具有堆叠体的衬底，所述堆叠体包括沿远离所述衬底的方向交替层叠的牺牲层和隔离层，在所述堆叠体中形成贯穿至所述衬底的沟道通孔，所述沟道通孔具有第一侧壁；顺序形成覆盖所述第一侧壁的功能层和沟道层，所述沟道层位于所述功能层远离所述第一侧壁的一侧；形成覆盖所述第一侧壁顶部的保护层，并在所述沟道通孔中原子层沉积介电材料，以形成介电填充层，且所述沟道层和所述功能层顺序环绕所述介电填充层，以形成沟道结构。2.根据权利要求1所述的制作方法，其特征在于，形成覆盖所述第一侧壁顶部的保护层，并在所述沟道通孔中原子层沉积介电材料，包括：步骤S11，形成覆盖所述第一侧壁顶部的第一保护层；步骤S12，采用原子层沉积工艺在所述沟道通孔中形成所述介电填充层。3.根据权利要求2所述的制作方法，其特征在于，所述第一保护层的厚度为H1，10＜H1＜50nm。4.根据权利要求2所述的制作方法，其特征在于，采用化学气相沉积工艺，以TEOS和O3为前驱体，形成覆盖所述第一侧壁顶部的二氧化硅膜，以作为所述第一保护层。5.根据权利要求1所述的制作方法，其特征...

【专利技术属性】
技术研发人员：王伟哲，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：