一种用于存储器芯片封装的键合丝及其制备方法技术

本发明专利技术公开了一种用于存储器芯片封装的键合丝及其制备方法，所述键合丝结构包括铜芯，所述铜芯外表面自下而上依次电镀有钯层、金层；所述键合丝成分按重量百分比计包括：97.17

【技术实现步骤摘要】
一种用于存储器芯片封装的键合丝及其制备方法


[0001]本专利技术涉及键合丝
，具体涉及一种用于存储器芯片封装的键合丝及其制备方法。

技术介绍

[0002]存储器是半导体元器件中的重要组成部分，在半导体产品中其比重所占高达20%。存储器芯片对封装要求较高，封装使用的键合丝会也会影响成品芯片的电热性能、成本和寿命。键合金丝性能优异，寿命长，但原料成本过高。中高端封装中正在采用成本低、综合性能良好的线材代替金线。铜价格低廉，与底板有良好的焊接性，烧结时有良好的成球性，良好的电热性，但易氧化、硫化、硬度高。目前以铜基为主，外面包覆有其他惰性金属的键合铜丝可以有效避免铜易氧化，硫化的缺点。带有覆层的铜基键合丝成为最有望代替键合金丝的材料，正逐步成为市场的主流。

技术实现思路

[0003]针对上述已有技术存在的不足，本专利技术提供一种用于存储器芯片封装的镀金、钯的键合丝及其制备方法。
[0004]本专利技术是通过以下技术方案实现的。
[0005]一种用于存储器芯片封装的键合丝，其特征在于，所述键合丝结构包括铜芯，所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于存储器芯片封装的键合丝，其特征在于，键合丝结构包括铜芯，所述铜芯外表面自下而上依次电镀有钯层、金层；所述键合丝成分按重量百分比计包括：97.17
‑
98.95%铜、0.65
‑
1.73%钯、0.35
‑
1.05%金、19.4
‑
39.6ppm铂，余量为不可避免杂质；其中，铜芯成分按重量百分比计包括：铜99.99%、钯5
‑
15ppm、金10
‑
30ppm、铂20
‑
40ppm，余量为不可避免杂质。2.根据权利要求1所述的一种用于存储器芯片封装的键合丝，其特征在于，所述钯层厚度为30nm
‑
80nm、金层厚度为10nm
‑
30nm。3.一种如权利要求1或2所述键合丝的制备方法，其特征在于，所述方法包括：（1）配料：根据铜芯成分配比将各合金加入铜原料中，得到混料；（2）熔铸：将得到的混料进行熔铸，得到铸棒；（3）粗拉：将得到的铸棒进行拉拔；（4）中间退火：将经粗拉得到的半成品进行中间退火；（5）微拉：将经过中间退火的半成品进一步拉拔，得到铜丝；（6）表面处理：将得到的铜丝采用电洗进行镀前表面处理；（7）覆层处理：将经过表面处理的铜丝依次经过表面活化、第一次中和、电镀钯、第二次中和、电镀金；（8）退火：将经过覆层处理得到的键合丝进行退火，得到成品键合丝。4.根据权利要求3所述的制备方法，其特征在于，所述步骤（1）铜原料纯度为99.9999%。5.根据权利要求3所述的制备方法，其特征在于，所述步骤（2）熔铸：加热方式采用中频电流加热，熔化后进行电磁搅拌，连铸方式采用下引式真空连铸，并控制熔铸条件：频率为7000HZ
ꢀ‑
12000HZ，熔铸温度为1080℃
‑
1280℃，真空度为1.0*10
‑5Pa，精炼时间30min
ꢀ‑
50min，连铸速度200
‑
270mm/min，得到的铸棒直径为5mm
‑
9mm。6.根据权利要求3所述的制备方法，其特征在于，所述步骤（3）将得到的铸棒进行拉拔，加工至0.5
‑
2mm；所述步骤（4）将经粗拉得到的半成品采用卧式...

【专利技术属性】
技术研发人员：陈童心，周晓光，向翠华，张虎，林成斌，
申请(专利权)人：北京达博有色金属焊料有限责任公司，
类型：发明
国别省市：