半导体存储装置制造方法及图纸

半导体存储装置具备：多个第1导电层，排列在第1方向上；多个第2导电层，在第2方向上与多个第1导电层相隔而配置，且排列在第1方向上；半导体层，设置在多个第1导电层与多个第2导电层之间；以及电荷蓄积层，具备设置在多个第1导电层与半导体层之间的第1部分及设置在多个第2导电层与半导体层之间的第2部分。该半导体存储装置构成为能够执行第1写入动作与第2写入动作，该第1写入动作是对作为多个第1导电层其中一个的第3导电层供给第1编程电压，对作为多个第1导电层其中一个的第4导电层供给小于第1编程电压的写入通路电压，该第2写入动作是对第3导电层供给大于写入通路电压的第2编程电压，对第4导电层供给第2编程电压。对第4导电层供给第2编程电压。对第4导电层供给第2编程电压。

【技术实现步骤摘要】
半导体存储装置
[0001]相关申请案的引用
[0002]本申请案基于2020年05月18日提出申请的在先日本专利申请案第2020
‑
086915号的优先权而主张优先权利益，通过引用将其全部内容并入本文中。


[0003]以下记载的实施方式涉及一种半导体存储装置。

技术介绍

[0004]已知有一种半导体存储装置，具备：衬底；多个栅极电极，积层在与该衬底的表面交叉的方向；半导体层，与这些多个栅极电极对向；以及栅极绝缘层，设置在栅极电极及半导体层之间。栅极绝缘层例如具备氮化硅(Si3N4)等绝缘性的电荷蓄积层或浮动栅极等导电性的电荷蓄积层等能够存储数据的存储器部。

技术实现思路

[0005]一实施方式提供一种适宜地动作的半导体存储装置。
[0006]一实施方式的半导体存储装置具备：多个第1导电层，排列在第1方向上；多个第2导电层，在与第1方向交叉的第2方向上与多个第1导电层相隔而配置，且排列在第1方向上；半导体层，设置在多个第1导电层与多个第2导电层之间，沿第1方向延伸，且与多个第1导电层及多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，具备：多个第1导电层，排列在第1方向上；多个第2导电层，在与所述第1方向交叉的第2方向上与所述多个第1导电层相隔而配置，且排列在所述第1方向上；半导体层，设置在所述多个第1导电层与所述多个第2导电层之间，沿所述第1方向延伸，且与所述多个第1导电层及所述多个第2导电层对向；以及电荷蓄积层，具备设置在所述多个第1导电层与所述半导体层之间的第1部分及设置在所述多个第2导电层与所述半导体层之间的第2部分；所述半导体存储装置构成为能够执行第1写入动作与第2写入动作，所述第1写入动作对作为所述多个第1导电层其中一个的第3导电层供给第1编程电压，对作为所述多个第1导电层其中一个的第4导电层供给小于所述第1编程电压的写入通路电压，所述第2写入动作对所述第3导电层供给大于所述写入通路电压的第2编程电压，对所述第4导电层供给所述第2编程电压。2.根据权利要求1所述的半导体存储装置，其中在所述第1写入动作中，对为所述多个第1导电层其中一个且在所述第1方向上与所述第3导电层相邻的第5导电层供给所述写入通路电压，在所述第2写入动作中，对所述第5导电层供给所述第2编程电压。3.根据权利要求1所述的半导体存储装置，其中在所述第1写入动作中，对为所述多个第1导电层其中一个且在所述第1方向上与所述第3导电层相邻的第5导电层供给所述写入通路电压，在所述第2写入动作中，对所述第5导电层供给所述写入通路电压。4.根据权利要求1所述的半导体存储装置，其中在所述第1写入动作中，对作为所述多个第2导电层其中一个的第6导电层供给所述写入通路电压，在所述第2写入动作中，对所述第6导电层供给所述第2编程电压。5.根据权利要求1所述的半导体存储装置，其中在所述第1写入动作中，对作为所述多个第2导电层其中一个的第6导电层供给所述写入通路电压，在所述第2写入动作中，对所述第6导电层供给所述写入通路电压或小于所述写入通路电压的电压。6.根据权利要求1所述的半导体存储装置，其具备电连接于所述半导体层的第1配线，且构成为能够执行抹除动作，所述抹除动作是对所述第1配线供给大于所述写入通路电压的抹除电压，对所述第3导电层及所述第4导电层供给小于所述抹除电压的第1电压，且构成为能够执行包含所述第2写入动作及所述抹除动作的第1序列。7.根据权利要求6所述的半导体存储装置，其构成为能够执行第1读出动作及第2读出动作，在所述第1读出动作中，
对所述第3导电层供给第1读出电压，对所述第4导电层供给大于所述第1读出电压的读出通路电压，对为所述多个第1导电层其中一个且在所述第1方向上与所述第3导电层相邻的第5导电层供给所述读出通路电压，在所述第2读出动作中，对所述第3导电层供给小于所述读出通路电压的第2读出电压，对所述第4导电层供给所述读出通路电压，对所述第5导电层供给所述第2读出电压，所述第1序列包含所述第2读出动作。8.根据权利要求7所述的半导体存储装置，其中在所述第1读出动作中，对作为所述多个第2导电层其中一个的第6导电层供给小于所述第1读出电压及所述第2读出电压的读出遮断电压，在所述第2读出动作中，对所述第6导电层供给所述读出遮断电压。9.根据权利要求6所述的半导体存储装置，其构成为能够执行第1读出动作及第3读出动作，在所述第1读出动作中，对所述第3导电层供给第1读出电压，对所述第4导电层供给大于所述第1读出电压的读出通路电压，对作为所述多个第1导电层其中一个的第9导电层且所述第3导电层位于所述第4导电层与所述第9导电层之间的所述第9导电层供给所述读出通路电压，对为所述多个第2导电层其中一个且在所述第2方向上与所述第3导电层并排的第10导电层供给小于所述第1读出电压的读出遮断电压，在所述第3读出动作中，对所述第3导电层供给大于所述第1读出电压的第3读出电压，对所述第4导电层供给所述读出通路电压，对所述第9导电层供给所述读出遮断电压，对所述第10导电层供给所述第3读出电压，对为所述多个第2导电层其中一个且在所述第2方向上与所述第4导电层并排的第11导电层供给所述读出遮断电压，对为所述多个第2导电层其中一个且在所述第2方向上与所述第9导电层并排的第12导电层供给所述读出通路电压，所述第1序列包含所述第3读出动作。10.一种半导体存储装置，具备：多个第1导电层，排列在第1方向上；多个第2导电层，在与所述第1方向交叉的第2方向上与所述多个第1导电层相隔而配置，且排列在所述第1方向上；半导体层，设置在所述多个第1导电层与所述多个第2导电层之间，沿所述第1方向延伸，且与所述多个第1导电层及所述多个第2导电层对向；电荷蓄积层，具备设置在所述多个第1导电层与所述半导体层之间的第1部分及设置在
所述多个第2导电层与所述半导体层之间的第2部分；以及第1配线，电连接于所述半导体层；且所述半导体存储装置构成为能够执行第1写入动作、第2写入动作及抹除动作，所述第1写入动作是对作为所述多个第1导电层其中一个的第3导电层供给第1编程电压，对作为所述多个第1导电层其中一个的第4导电层供给小于所述第1编程电压的写入通路电压，所述第2写入动作是对所述第3导电层供给所述写入通路电压，对所述第4导电层供给所述第1编程电压，所述抹除动作是对所述第1配线供给大于所述写入通路电压的抹除电压，对所述第3导电层及所述第4导电层供给小于所述抹除电压的第1电压，且所述半导体存储装置构成为能够执行包含所述第1写入动作、所述第2写入动作及所述抹除动作的第1序列。11.根据权利要求10所述的半导体存储装置，其构成为能够执行第3写...

【专利技术属性】
技术研发人员：刈谷奈由太，津田宗幸，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：