集成芯片及形成存储器装置的方法制造方法及图纸

本公开的各种实施例针对一种集成芯片，其包括设置在衬底内的第一井区、第二井区和第三井区。第二井区在横向上在第一井区和第三井区之间。隔离结构设置在衬底内并且横向地围绕第一、第二和第三井区。浮置栅极上覆衬底并且从第一井区横向延伸到第三井区。介电结构设置在浮置栅极下方。位线写入区设置在第二井区内，并且包括设置在浮置栅极的相对侧上的源极/漏极区。位线读取区设置在第二井区域内，且与位线写入区横向地偏移非零距离，并且包括设置在浮置栅极的相对侧上的源极/漏极区域。浮置栅极的相对侧上的源极/漏极区域。浮置栅极的相对侧上的源极/漏极区域。

【技术实现步骤摘要】
集成芯片及形成存储器装置的方法


[0001]本专利技术实施例是有关于集成芯片及形成存储器装置的方法。

技术介绍

[0002]许多现代电子装置包含被配置成存储数据的电子存储器。电子存储器可为易失性存储器(volatile memory)或非易失性存储器(non
‑
volatile memory，NVM)。易失性存储器在其被供电时存储数据，而NVM能够在断电时保持数据。多次可编程(multi
‑
time programmable，MTP)单元是下一代NVM的一个有希望的候选者。MTP单元可利用双极互补金属氧化物半导体(complementary metal
‑
oxide
‑
semiconductor，CMOS)双扩散金属氧化物半导体(double
‑
diffused metal
‑
oxide
‑
semiconductor，DMOS)(bipolar CMOS DMOS，BCD)技术和/或高电压(high voltage，HV本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成芯片，包括：第一井区、第二井区以及第三井区，设置于衬底内，其中所述第二井区在所述第一井区与所述第三井区之间横向地隔开；隔离结构，设置在所述衬底的一正面内，其中所述隔离结构横向地围绕所述第一井区、所述第二井区和所述第三井区；浮置栅极，上覆在所述衬底的所述正面，其中所述浮置栅极连续地从所述第一井区横向延伸到所述第三井区；介电结构，设置在所述衬底和所述浮置栅极之间；位线写入区，设置在所述第二井区内，其中所述位线写入区包括设置在所述浮置栅极的相对侧上的源极/漏极区；以及位线读取区，设置在所述第二井区内并且与所述位线写入区横向地偏移非零距离，其中所述位线读取区包括设置在所述浮置栅极的所述相对侧上的源极/漏极区。2.根据权利要求1所述的集成芯片，其中所述浮置栅极在所述第一井区上方具有第一宽度，所述浮置栅极在所述第二井区上方具有第二宽度，并且所述浮置栅极在所述第三井区上方具有第三宽度，其中所述第一宽度小于所述第二宽度，且所述第二宽度小于所述第三宽度。3.根据权利要求1所述的集成芯片，其中所述隔离结构包括设置在所述第二井区内的中间隔离段，其中所述位线写入区沿着所述中间隔离段的第一侧壁设置，且所述位线读取区沿着所述中间隔离段的第二侧壁设置，其中所述第一侧壁相对于所述第二侧壁。4.一种集成芯片，包括：井区，设置在衬底内；隔离结构，设置在衬底的正面内，其中所述隔离结构横向地包围所述井区；位线写入区，设置在所述井区内；位线读取区，设置在所述井区内且与所述位线写入区横向地偏移非零距离的；第一存储晶体管，包括设置在所述位线写入区内的源极/漏极区和包括浮置栅极的第一浮置栅极部分的第一闸电极，其中所述第一存储晶体管的所述源极/漏极区设置在所述浮置栅极的相对侧，其中所述浮置栅极上覆所述衬底的所述井区；以及第二存储晶体管，包括设置在所述位线读取区内的源极/漏极区和包括所述浮置栅极的第二浮置栅极部分的第二闸电极，其中所述第二存储晶体管的所述源极/漏极区...

【专利技术属性】
技术研发人员：陈世宪，柯钧耀，徐英杰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：