对浮动栅极耦合具有补偿的非易失性存储装置的读取操作制造方法及图纸

由于基于相邻浮动栅极（或其它相邻电荷存储元件）中所存储的电荷的电场耦合，可能发生非易失性存储器单元的浮动栅极（或其它电荷存储元件）上所存储的表观电荷的移位。所述问题最显著发生于已在不同时间编程的若干组相邻存储器单元之间。为了解决此耦合，针对特定存储器单元的读取过程将向相邻存储器单元提供补偿，以便减小所述相邻存储器单元对所述特定存储器单元具有的耦合效应。为此，将读取电压施加至选定存储器单元的字线，将第二通过电压施加至与所述选定存储器单元相邻的存储器单元的字线，且将第一通过电压施加至其它字线。在读取所述选定存储器单元之前，读取所述相邻存储器单元的状态，且根据此状态，设定所述第二通过电压。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于非易失性存储器的技术。
技术介绍
半导体存储器已越来越普遍运用在各种电子装置中。举例来说，蜂窝式电话、数码 相机、个人数字助理、移动计算装置、非移动计算装置和其它装置中均使用非易失性半 导体存储器。电可擦除可编程只读存储器(EEPROM)和快闪存储器是最普遍的非易失 性半导体存储器。EEPROM和快闪存储器两者均利用在半导体衬底中定位在沟道区上方且与沟道区 绝缘的浮动栅极。所述浮动栅极定位在源极区与漏极区之间。控制栅极提供在浮动栅极 上方且与浮动栅极绝缘。晶体管的阈值电压受浮动栅极上所保留的电荷量控制。也就是 说，在接通晶体管以准许在其源极与漏极之间传导之前必须施加至控制栅极的最小电压 量受浮动栅极上的电荷电平控制。当编程EEPROM或快闪存储器装置(例如NAND快闪存储器装置)时，通常施加 编程电压至控制栅极且使位线接地。来自沟道的电子被注入至浮动栅极中。当电子在浮 动栅极中积累时，浮动栅极变成带负电荷的，且存储器单元的阈值电压上升，使得存储 器单元处于已编程状态。关于编程的更多信息可参阅题为用于非易失性存储器的源极 侧自增压技术(Source Side Self Boosting Technique for Non-Volatile Memory)的第 6,859,397号美国专利和题为对已编程存储器的检测(Detecting Over Programmed Memory)的第6,917,542号美国专利，所述两个专利的全文均以引用的方式并入本文 中。一些EEPROM和快闪存储器装置具有用于存储两种范围电荷的浮动栅极，且因此 可在两种状态(经擦除状态与经编程状态)之间编程/擦除存储器单元。此快闪存储器装 置有时称为二元快闪存储器装置。多状态快闪存储器装置是通过识别由禁用范围分隔的多个相异允许/有效编程阈值 电压范围来实施的。每一相异阈值电压范围对应于用于在存储器装置中所编码的各组数据位的预定值。浮动栅极上所存储的表观电荷的移位可由于基于相邻浮动栅极中所存储的电荷的 电场耦合而发生。第5,867,429号美国专利中描述此浮动栅极至浮动栅极耦合现象，所 述专利的全文以引用的方式并入本文中。目标浮动栅极的相邻浮动栅极可包括位于相 同位线上的邻近浮动栅极；位于相同字线上的邻近浮动栅极；或位于目标浮动栅极对角 处的浮动栅极，原因是这些浮动栅极位于邻近位线和邻近字线两者上。浮动栅极至浮动栅极耦合现象最显著发生于己在不同时间处编程的多组相邻存储 器单元之间。举例来说，第一存储器单元经编程以将一电荷电平添加至其浮动栅极，其 浮动栅极对应于一组数据。随后， 一个或一个以上相邻存储器单元经编程以将一电荷电 平添加至其浮动栅极，其浮动栅极对应于第二组数据。在所述相邻存储器单元中的一者 或一者以上经编程之后，从所述第一存储器单元读取的电荷电平似乎不同于所编程的电 荷电平，这是由于所述相邻存储器单元上的电荷耦合至所述第一存储器单元的效应。来 自相邻存储器单元的耦合可使正被读取的表观电荷电平移位，其移位量足以导致错误读 取所存储的数据。浮动栅极至浮动栅极耦合的效应对多状态装置更具利害关系，因为在多状态装置 中，允许阈值电压范围和禁用范围比在二元装置中窄。因此，浮动栅极至浮动栅极耦合 可导致存储器单元从允许阈值电压范围移位至禁用范围。随着存储器单元的尺寸持续縮小，预期自然的编程和擦除阈值电压分布会由于短沟 道效应、较大的氧化物厚度/耦合比率变化和较大的沟道掺杂物波动而增大，从而减小相 邻状态之间的可用分隔。与仅使用两种状态的存储器(二元存储器)相比，此效应对于 多状态存储器要显著得多。另外，字线之间的空间和位线之间的空间的减小也将增大相 邻浮动栅极之间的耦合。因此，需要减小浮动栅极之间的耦合效应。
技术实现思路
为了解决浮动栅极之间的耦合，对于特定存储器单元的读取过程将向相邻存储器单 元提供补偿，以便减小所述相邻存储器单元对所述特定存储器单元的耦合效应。揭示各 种实施例。一个实施例包括在对于选定非易失性存储元件的读取过程期间，施加读取电压至 选定非易失性存储元件；基于所述选定非易失性存储元件的邻近者的当前状况，在对所 述邻近者的读取过程期间使用特定电压；以及在所述读取过程期间感测所述选定非易失性存储元件的状况。另一实施例包括施加读取比较电压至连接至正被读取的非易失性 存储元件的选定字线；施加第一通过电压至第一组非选定字线；施加第二通过电压至邻 近的非选定字线；以及感测正被读取的非易失性存储元件的状况。一个示范性实施方案包含多个非易失性存储元件以及一个或一个以上管理电路，所 述管理电路与所述多个非易失性存储元件通信以用于执行本文中所论述的过程。附图说明图1是NAND串的俯视图。图2是NAND串的等效电路图。图3是NAND串的横截面图。图4是NAND快闪存储器单元阵列的框图5是非易失性存储器系统的框图。图6是非易失性存储器系统的框图。图7是描绘感测区块的一个实施例的框图。图8是描述用于编程非易失性存储器的过程的一个实施例的流程图。 图9是施加至非易失性存储器单元的控制栅极的示范性波形。 图10是解释在读取/检验操作期间某些信号的行为的时序图。 图11描绘一组示范性阈值电压分布。 图12描绘一组示范性阈值电压分布。图13A至C展示各种阈值电压分布且描述用于编程非易失性存储器的过程。图14A至G是描绘在各种实施例中编程非易失性存储器的次序的表格。图15是描述用于读取非易失性存储器的过程的一个实施例的流程图。图16是描述用于执行对非易失性存储器的读取操作的过程的一个实施例的流程图。图17是描述用于恢复数据的过程的一个实施例的流程图。图18是描述用于从多个字线恢复数据的过程的一个实施例的流程图。图19是描述用于从下部页读取数据的过程的一个实施例的流程图。图20是描述用于从上部页读取数据的过程的一个实施例的流程图。图21是描述用于读取数据的过程的一个实施例的流程图。图22是描述用于从上部页读取数据的过程的一个实施例的流程图。图23是描述用于在不使用补偿的情况下读取数据的过程的一个实施例的流程图。图24是描述用于在补偿浮动栅极至浮动栅极(或介电区至介电区)耦合的同时读取数据的过程的一个实施例的流程图。图25是描绘用于确定数据值的过程的表格。图26是描述用于使用校正来读取上部页数据的过程的一个实施例的流程图。 图27是展示两个邻近存储器单元之间的电容性耦合的框图。具体实施例方式适合实施本专利技术的存储器系统的一个实例使用NAND快闪存储器结构，其包括在两 个选择栅极之间串联布置多个晶体管。所述串联的晶体管和所述选择栅极被称为NAND 串。图1是展示一个NAND串的俯视图。图2是其等效电路。图1和2所描绘的NAND 串包括串联并夹在第一选择栅极120与第二选择栅极122之间的四个晶体管100、 102、 104和106。选择栅极120门控与位线126的NAND串连接。选择栅极122门控到达源 极线128的NAND串连接。通过将适当电压施加至控制栅极120CG来控制选择栅极120。 通过将适当电压施加至控制栅极122CG来控制选择栅极122。晶体管100、 102、 104和 106中的每一者具有控制栅极和浮动栅极。晶体管IO本文档来自技高网...

【技术保护点】
一种非易失性存储系统，其包含：　多个非易失性存储元件；以及　一个或一个以上管理电路，其与所述多个非易失性存储元件通信，所述一个或一个以上管理电路通过施加读取比较电压至选定字线来从连接至所述选定字线的选定非易失性存储元件读取数据，所述一个或一个以上管理电路施加第一通过电压至第一组非选定字线，同时施加第二通过电压至邻近非选定字线，所述一个或一个以上管理电路结合所述读取比较电压、所述第一通过电压和所述第二通过电压来感测所述选定非易失性存储元件的状况。

【技术特征摘要】
【国外来华专利技术】US 2006-3-3 60/778,857;US 2006-3-17 11/377,972;US 1. 一种非易失性存储系统，其包含多个非易失性存储元件；以及一个或一个以上管理电路，其与所述多个非易失性存储元件通信，所述一个或一个以上管理电路通过施加读取比较电压至选定字线来从连接至所述选定字线的选定非易失性存储元件读取数据，所述一个或一个以上管理电路施加第一通过电压至第一组非选定字线，同时施加第二通过电压至邻近非选定字线，所述一个或一个以上管理电路结合所述读取比较电压、所述第一通过电压和所述第二通过电压来感测所述选定非易失性存储元件的状况。2. 根据权利要求l所述的非易失性存储系统，其中所述一个或一个以上管理电路感测关于连接至所述邻近非选定字线的非易失性 存储元件的信息，且基于关于所述邻近非易失性存储元件的所述信息而选择是否使 用所述第二通过电压。3. 根据权利要求l所述的非易失性存储系统，其中所述一个或一个以上管理电路感测关于连接至所述邻近非选定字线且是所述选定非易失性存储元件的邻近者的非易失性存储元件的信息；所述一个或一个以上管理电路执行所述施加所述读取比较电压、施加所述第一通 过电压、施加所述第二通过电压和感测所述状况的额外迭代，其中在不同迭代期间 改变所述第二通过电压；且所述一个或一个以上管理电路基于所述迭代中与关于所述邻近非易失性存储元 件的所述感测信息相关联的一者而确定正被读取的所述非易失性存储元件中所存 储的数据。4. 根据权利要求l所述的非易失性存储系统，其中所述一个或一个以上管理电路在针对所述选定非易失性存储元件的编程过程期 间感测所述选定非易失性存储元件的所述状况作为检验操作的部分。5. 根据权利要求l所述的非易失性存储系统，其中 所述一个或一个以上管理电路感测所述选定非易失性存储元件的所述状况作为 读取过程的部分。6. 根据权利要求l所述的非易失性存储系统，其中所述一个或一个以上管理电路确定所述选定非易失性存储元件的邻近者被编程， 所述施加所述第二通过电压是响应于所述确定所述邻近者被编程而执行的。7. 根据权利要求l所述的非易失性存储系统，其中所述选定非易失性存储元件包括继针对第一群组数据写入至邻近非易失性存储 元件之后相对于第二群组数据而编程的数据。8. 根据权利要求l所述的非易失性存储系统，其中所述一个或一个以上管理电路接收读取数据的请求，所述感测所述选定非易失性 存储元件的所述状况是响应于所述读取数据的请求作为读取过程的部分而执行的； 且所述一个或一个以上管理电路基于所述感测来报告所述数据。9. 根据权利要求l所述的非易失性存储系统，其中所述一个或一个以上管理电路接收读取数据的请求；所述一个或一个以上管理电路响应于所述请求而使用第一读取操作来读取所述 数据；所述一个或一个以上管理电路确定与所述数据相关联的错误的存在；且 所述施加所述读取比较、施加所述第一通过、施加所述第二通过电压至邻近非选定字线和感测所述状况是响应于所述确定所述错误的存在而执行以从所述错误中恢复所述数据；且所述一个或一个以上管理电路报告所述经恢复的数据。10. 根据权利要求l所述的非易失性存储系统，其中所述多个非易失性存储元件是多状态NAND快闪存储器装置。11. 根据权利要求l所述的非易失性存储系统，其中 所述多个非易失性存储元件是多状态快闪存储器装置。12. 根据权利要求l所述的非易失性存储系统，其中所述多个非易失性存储元件是NAND快闪存储器装置。13. 根据权利要求l所述的非易失性存储系统，其中所述一个或一个以上管理电路包括状态机、解码器和读出放大器中的任一者或组 合。14. 一种用于从非易失性存储装置读取数据的方法，其包含在针对选定非易失性存储元件的读取过程期间，施加读取电压至所述选定非易失 性存储元件；基于所述选定非易失性存储元件的邻近者的当前状况而对所述邻近者使用特定 电压，在所述读取过程期间对所述邻近者使用所述特定电压；以及 在所述读取过程期间感测所述选定非易失性存储元件的状况。15. 根据权利要求14所述的方法，其中所述对所述邻近者使用特定电压包含施加多个电压至所述邻近者，所述多个电压 中的一者是所述特定电压，所述感测所述状况是响应于所述特定电压而执行的。16. 根据权利要求14所述的方法，其进一步包含在施加所述特定电压至所述邻近者之前...

【专利技术属性】
技术研发人员：尼玛穆赫莱斯，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]