集成逻辑电路和电可擦可编程只读存储器制造技术

形成在一半导体基片上的ＭＯＳ晶体管电路，该电路在不同的最小工作电源电压下工作，这个ＭＯＳ晶体管电路具有这样的结构，使在最小工作电源电压下工作的ＭＯＳ晶体管的阈值电压降低，并且加长这个晶体管的沟道长度。此外，读出放大器电路包括具有一对输入端子的差分放大器电路，预充电电路和负载电路。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路装置，适于在极低电源电压下工作，具体指电池端电压为0.9V的情况，特别指低电源电压范围。作为包括多个MOS晶体管的MOS电路，图9所示的具有一个输入栅极的CMOS反相器电路是公知的(图10是传统电路的平面图)。当PMOS晶体管91和NMOS晶体管92分别工作时，施加一足够的栅偏压VG作为电源电压Vcc的部分，由此提供合适的开关操作和导通电流。为此，每个MOS晶体管的阈值电压Vth设定为一不特别高的值(绝对值约为0.9V或更低)。另外，电源电压需要设定为比这个Vth高得多的值(例如1.8V)。另一方面，为了抑制对半导体芯片的备用电流有较大地影响的MOS晶体管的漏泄电流，阈值电压Vth不应设置为过低的值(大约0.7伏或更高)。半导体集成电路装置识别存储元件的导通状态和截止状态，从而输出数据0或数据1。读出放大器电路将上述存储元件的导通状态和截止状态转换成数据0和数据1。最近，技术发展的趋势要求降低半导体集成电路装置的电压，尤其是在便携式设备市场上，需要电子设备的工作只采用一个电池(0.9-1.5V)。当然，也要求读出放大器电路能在低压下工作。图17的电路表示一常规的读出放大器。一个预充电电路101和一负载电路102如图连接在一起，作为缓冲电路106的输入。下面说明这个电路的工作情况，当存储元件109处于截止状态，电流不会流过负载电路102。因此，预充电电路101将缓冲电路106的输入电位升高到Vcc电平。于是读出放大器电路输出207将是数据0。当存储元件109处于导通状态，电流流过负载电路102，缓冲电路106的输入电位降到接地电位，于是读出放大器电路输出207变为数据1。图18表示在该电路工作时每个信号的电位。当启动信号201(标号202表示201的反向信号)设置到Vcc电平，读出放大器将被启动。同时，通过设置行编码信号203，低编码信号和写入反向信号206为Vcc电平，选择出存储元件109。此时，将存储元件109的控制信号205设置到电位Vcg(Vcg表示在Vcc和接地之间的电位)。如果存储元件109处于截止状态，读出放大器输出207变为数据0。当存储元件109处于导通状态状态，读出放大器输出207变为数据1。可是，现有技术的MOS电路提供处于Vcc的足够的栅偏压(例如1.8伏或更高)，它显然大于阈值电压Vth，因此，可以实现适当的运行。当电压Vcc降低接近极低电源电压区(在0.9伏左右)时，MOS晶体管的电压Vth变为大约等于Vcc，结果栅偏压变弱，不能得到令人满意的开关操作和导通电流，这导致输出的延迟增加，降低了输出驱动性能。特别是，当值电压Vth随温度变化增大到0.9伏或更高时，MOS晶体管不导通，Vcc电压处于0.9伏的状态停止工作。而且，在常规的读出放大器电路中，缓冲电路106的输入电位没有下降到输入反向电压的电平，原因是电压Vcc为3V或更低时，即使存储元件109处于导通状态，它的电流驱动能力也有下降，因此，电压Vcc为3V或更低时，不能读出数据。可见，现有的电路不能在极低的电源电压区域内工作。本专利技术的目的是解决常规电路的问题，提供一种能在极低电源电压(0.9伏)下令人满意地工作的半导体集成电路，并且所制造的电路能保持常规的低备用电流等性能。在第一个方案中，每个MOS晶体管的阈值电压Vth设置为一低于常规值的电压值。这个值的设置条件为，即使当阈值电压值Vth由于温度变化等因素上升时，也绝不会达到极低电源电压值(0.9伏)。在第二个方案中，在每个P-型MOS和N-型MOS晶体管中，具有较低阈值电压的MOS晶体管的沟道长度要长于具有较高阈值电压的MOS晶体管的沟道长度。在第三个方案中，仅在产生会影响备用电流的泄漏电流的通路中，将具有较低阈值电压的MOS晶体管的沟道长度接长。在第四个方案中，半导体集成电路包括一个在电源电压的第一范围内工作的电路部分和在电源电压的第二范围内工作的电路部分，后者的最小工作电压值高于在第一范围的电源电压。在第五方案中，读出放大器电路包括具有一对输入端的差分放大电路，第一预充电电路和第一负载电路，后者连接到该对输入端子之一上，和第二预充电电路以及连接到该对输入端子另一端的第二负载电路。在第六方案中，在读出放大器电路中的第一和第二预充电电路包括N型MOS晶体管。在第七方案中，在读出放大器电路中的第一和第二预充电电路包括P型MOS晶体管。在第八方案中，在读出放大器电路中的差分放大电路包括P型和N型MOS晶体管。由于通过第一方案使阈值电压Vth降低的MOS晶体管即使当电源电压为0.9V时也具有低的阈值电压Vth，所以要施加足够的栅极偏压，从而得到正常的开关操作和导通电流。即使当阈值电压Vth由第二方案降低时，MOS晶体管的泄漏电流也可以通过延长所需部位的长度L而得到显著抑制。由于采用第三方案仅将所需部分的长度L加长，所以面积的增大可降至最小。需要设置为常规数值的电路的阈值电压Vth不需要降低，这可以减小消耗的电流。采用第五到第八方案，检测电压的常规方法改变为高精度检测电流的轻微变化的比较电流法。从而可以提供一种读出放大器电路，它能在低电压下读出存储器的数据。图1是专利技术的半导体集成电路装置中CMOS变换器的电路图。图2是本专利技术的半导集成电路装置的CMOS变换器的平面图。图3是MOS晶体管的阈值电压Vth和温度之间的关系曲线图。图4是MOS晶体管的泄漏电流和阈值电压Vth之间的关系曲线图。图5是MOS晶体管的泄漏电流和沟道长度(长度L)之间的关系曲线图。图6是两个″或非″电路的电路图，表示三个电压输入图形。图7是两个″与非″电路的电路图，表示三个电压输入图形。图8是本专利技术的EEPROM半导体芯片的示意图。图9是已有的半导体集成电路装置的CMOS变换器的电路图。图10是已有的半导体集成电路装置的CMOS变换器的平面图。图11是本专利技术第一实施例的读出放大器电路图。图12是采用图11的读出放大器电路的半导体永久性存储器的读出电压对PMOS晶体管阈值电压的关系曲线图。图13是采用图11的读出放大器电路的半导体永久性存储器的读出电压的温度特性曲线图。图14是本专利技术第二实施例的读出放大器电路图。图15是本专利技术第三实施例的读出放大器电路的电路图，包括差分放大电路，缓冲电路，和恒压电路。图16是本专利技术第三实施例的读出放大器电路的电路图，包括预充电电路，负载电路，和恒压电路。图17是已有的读出放大器电路图。图18是在图11，14，15，16和17所示的读出放大器电路工作时每个信号电平的时序图。下面结合附图说明本专利技术的各实施例。图1表示本专利技术一实施例的CMOS变换器电路。图2是该变换器电路的平面图，这个电路是存在于半导体基片上的整个电路的一部分，同时，作为其它电路，还有由与本专利技术相同的技术制造的电路和由已有技术制造的电路。参见图1和2，PMOS晶体管1和NMOS晶体管串联连接在电源之间，形成一个CMOS变换器。此外，多晶硅栅区3的沟道长度(L)(例如2μm)被加长超过常规尺寸(例如加长到3μm)。PMOS晶体管和NMOS晶体管的阈值电压Vth分别比常规数值低(例如Vtp＝-0.6V，Vtn＝0.55V)。即使当Vcc是0.9V，栅偏压也完全能传输到本文档来自技高网...

【技术保护点】
一种集成逻辑电路，包括：至少两个形成在同一半导体基片上的ＭＯＳ晶体管，所述ＭＯＳ晶体管之一的第一阈值电压与另一所述ＭＯＳ晶体管的第二阈值电压不同；在所述ＭＯＳ晶体管中的最小工作电压的绝对值是０．９伏或更低，并且最大工作电压的绝对值是５．５伏或更高。２．根据权利要求１的集成逻辑电路，其中所述第一阈值电压的绝对值是０．３伏至０．７伏，而第二阈值电压的绝对值是０．７伏至０．９伏。

【技术特征摘要】
JP 1995-5-12 114896/95;JP 1994-8-1 180247/94;JP 191.一种集成逻辑电路，包括至少两个形成在同一半导体基片上的MOS晶体管，所述MOS晶体管之一的第一阈值电压与另一所述MOS晶体管的第二阈值电压不同；在所述MOS晶体管中的最小工作电压的绝对值是0.9伏或更低，并且最大工作电压的绝对值是5.5伏或更高。2.根据权利要求1的集成逻辑电路，其中所述第一阈值电压的绝对值是0.3伏至0.7伏，而第二阈值电压的绝对值是0.7伏至0.9伏。3.根据权利要求2的集成逻辑电压，其中所述具有第一阈值电压的MOS晶体管的沟道长度比具有第二阈值电压的MOS晶体管的沟道长度长。4.根据权利要求3的集成逻辑电路，其中所述具有第一阈值电压的MOS晶体管的沟道长度是2.6μm或更长，所述具有第二阈值电压的MOS晶体管的沟道长度灵2.0μm或更短。5.一种具有至少两个输入端和一个输出端的集成的门电路，包括至少两个形成在同一半导体基片上的P型MOS晶体管；在所述MOS晶体管内的最小工作电压的绝对值是0.9伏或更低，其最大工作电压的绝对值是5.5伏或更高，并且所述P型MOS晶体管之一的沟道长度比另一个P型MOS晶体管的沟道长度长，前者的栅极在备用状态处于高电位，后者的栅极在备用状态处于低电位。6.一种集成的门电路，具有至少两个输入端和一个输出端，包括至少两个形成在同一半导体基片上的N型MOS晶体管；在所述MOS晶体管内的最小工作电...

【专利技术属性】
技术研发人员：久保和昭，铃木幸夫，宫城雅记，
申请(专利权)人：精工电子工业株式会社，
类型：发明
国别省市：JP[日本]